[發明專利]一種低功耗亞閾值型CMOS帶隙基準電壓電路

有效

• 申請號: 201510319276.0
• 申請日: 2015-06-11
• 公開（公告）號: CN104950971A
• 公開（公告）日: 2015-09-30
• 發明（設計）人: 李建成;邢小明;李聰;鄭禮輝;蔡磊;楊黎
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京中濟緯天專利代理有限公司 11429
• 代理人: 胡偉華

1.一種低功耗亞閾值型CMOS帶隙基準電壓電路，其特征在于，由啟動電路(1)、基準電流源產生電路(2)、分壓電路(3)、基準電壓輸出電路(4)組成；

所述啟動電路由第一PMOS管(101)、第二PMOS管(102)、第三PMOS管(105)、第一NMOS管(103)、第二NMOS管(104)和電容(137)構成；

所述基準電流源產生電路由第四PMOS管(106)、第五PMOS管(107)、第六PMOS管(108)、第七PMOS管(109)、第三NMOS管(110)、第四NMOS管(111)、第五NMOS管(112)、第六NMOS管(113)和電阻(138)構成；

所述分壓電路由第八PMOS管(114)、第九PMOS管(115)、第七NMOS管(116)、第八NMOS管(117)和雙極型晶體管(139)構成；

所述基準電壓輸出電路由第十PMOS管(118)、第十一PMOS管(119)、第十二PMOS管(122)、第十三PMOS管(123)、第十四PMOS管(126)、第十五PMOS管(127)、第十六PMOS管(130)、第十七PMOS管(131)、第十八PMOS管(134)、第十九PMOS管(135)和第九NMOS管(120)、第十NMOS管(121)、第十一NMOS管(124)、第十二NMOS管(125)、第十三NMOS管(128)、第十四NMOS管(129)、第十五NMOS管(132)、第十六NMOS管(133)、第十七NMOS管(136)構成；

第一PMOS管(101)的柵極和第二PMOS管(102)的柵極相互連接并連接到第二PMOS管(102)的漏極；第一NMOS管(103)的柵極與第二NMOS管(104)的漏極相互連接并連接到第一PMOS管(101)的漏極；第一NMOS管(103)的漏極、第四PMOS管(106)的柵極、第五PMOS管(107)的柵極、第五PMOS管(107)的漏極、第八PMOS管(114)的柵極、第十PMOS管(118)的柵極、第十二PMOS管(122)的柵極、第十四PMOS管(126)的柵極、第十六PMOS管(130)的柵極、第十八PMOS管(134)的柵極相連接；第二NMOS管(104)的柵極與基準電壓輸出電路的輸出端Vref連接；第二PMOS管(102)的漏極分別與第三PMOS管(105)的源極和電容(137)的一端相連；電容(137)的另一端與第三PMOS管(105)的漏極相連并連接到接地端；

第六PMOS管(108)和第七PMOS管(109)的柵極相互連接并與第七PMOS管(109)的漏極、第九PMOS管(115)的柵極、第十一PMOS管(119)的柵極、第十三PMOS管(123)的柵極、第十五PMOS管(127)的柵極、第十七PMOS管(131)的柵極、第十九PMOS管(135)的柵極分別相連接；

第六PMOS管(108)的源極與第四PMOS管(106)的漏極相互連接，第六PMOS管(108)的漏極與第三NMOS管(110)的漏極相連接；第七PMOS管(109)的源極與第五PMOS管(107)的漏極相互連接，第七PMOS管(109)的漏極與第四NMOS管(111)的漏極相連接；第三NMOS管(110)和第四NMOS管(111)的柵極相互連接并且與第三NMOS管(110)的漏極相連接；第五NMOS管(112)和第六NMOS管(113)的柵極相互連接并且與第五NMOS管(112)的漏極相連接，第五NMOS管(112)和第六NMOS管(113)的漏極分別與第三NMOS管(110)和第四NMOS管(111)的源極相互連接，第六NMOS管(113)的源極與電阻(138)的一端相連接，電阻(138)的另一端與接地端相連接；

第九PMOS管(115)的漏極分別與第七NMOS管(116)的柵極和雙極型晶體管(139)的發射極相連接，第九PMOS管(115)的源極與第八PMOS管(114)的漏極相連接；第七NMOS管(116)的源極與第八NMOS管(117)柵極和漏極相連接并且與第九NMOS管(120)的柵極相連接；雙極型晶體管(139)的基極和集電極相連接，并與接地端相連接；

第十PMOS管(118)的漏極與第十一PMOS管(119)的源極相連接，第十二PMOS管(122)的漏極與第十三PMOS管(123)的源極相連接，第十四PMOS管(126)的漏極與第十五PMOS管(127)的源極相連接，第十六PMOS管(130)的漏極與第十七PMOS管(131)的源極相連接，第十八PMOS管(134)的漏極與第十九PMOS管(135)的源極相連接；

第九NMOS管(120)的漏極分別與第十一PMOS管(119)的漏極和第十NMOS管(121)的柵極相連接，第九NMOS管(120)的源極與第十NMOS管(121)的漏極相連接并與第十二NMOS管(125)的源極相連接；

第十一NMOS管(124)的柵極與漏極相連接，并與第十二NMOS管(125)的柵極和第十三PMOS管(123)的漏極相連接，第十一NMOS管(124)的源極與第十二NMOS管(125)的漏極相連接并與第十四NMOS管(129)源極相連接；

第十三NMOS管(128)的柵極與漏極相連接，并與第十四NMOS管(129)的柵極和第十五PMOS管(127)的漏極相連接，第十三NMOS管(128)的源極與第十四NMOS管(129)的漏極相連接并與第十六NMOS管(133)源極相連接；

第十五NMOS管(132)的柵極與漏極相連接，并與第十六NMOS管(133)的柵極和第十七PMOS管(131)的漏極相連接，第十五NMOS管(132)的源極與第十六NMOS管(133)的漏極相連接并且與第十七NMOS管(136)源極相連接；

第十七NMOS管(136)的柵極和漏極相連接，并與第十九PMOS管(135)的漏極相連接；從第十七NMOS管(136)的漏極引出輸出端Vref；

第一PMOS管(101)的源極、第二PMOS管(102)的源極、第四PMOS管(106)的源極、第五PMOS管(107)的源極、第八PMOS管(114)的源極、第十PMOS管(118)的源極、第十二PMOS管(122)的源極、第十四PMOS管(126)的源極、第十六PMOS管(130)的源極、第十八PMOS管(134)的源極、第三PMOS管(105)的柵極、第七NMOS管(116)的漏極相連接，并與工作電壓源相連；

第一NMOS管(103)的源極、第二NMOS管(104)的源極、第五NMOS管(112)、第八NMOS管(117)的源極、第十NMOS管(121)的源極相連接，并與接地端相連。

2.如權利要求1所述的一種低功耗亞閾值型CMOS帶隙基準電壓電路，其特征在于：所有的NMOS管和PMOS管均工作在亞閾值區。