[發明專利]具有殘余應力層的半導體封裝件及其制造方法

有效

• 申請號: 201510315540.3
• 申請日: 2015-06-10
• 公開（公告）號: CN105280569B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 金永培
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/28
• 分類號: H01L23/28;H01L23/31;H01L21/56
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;尹淑梅

提供具有殘余應力層的半導體封裝件及其制造方法。所述半導體封裝件包括下封裝件和堆疊在下封裝件上的上封裝件。下封裝件包括封裝基底、半導體芯片、模制層和殘余應力層。封裝基底具有上表面和下表面。半導體芯片設置在封裝基底的上表面上。模制層包封半導體芯片。殘余應力層設置在半導體芯片上。殘余應力層包括塑性形變的表面。殘余應力層具有殘余應力以抵消下封裝件的翹曲。

本申請要求于2014年7月7日在韓國知識產權局提交的第10-2014-0084654號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包含于此。

技術領域

本發明構思涉及具有殘余應力層的半導體封裝件及其制造方法。

背景技術

在半導體工業中，已經開發了各種封裝技術以滿足對半導體裝置和/或電子電器的大存儲、薄厚度和小尺寸的需要。半導體封裝件會由于施加到其上的熱而產生翹曲。

發明內容

根據本發明構思的示例性實施例，提供了一種半導體封裝件。所述半導體封裝件包括下封裝件和堆疊在下封裝件上的上封裝件。下封裝件包括封裝基底、半導體芯片、模制層和殘余應力層。封裝基底具有上表面和下表面。半導體芯片設置在封裝基底的上表面上。模制層包封半導體芯片。殘余應力層設置在半導體芯片上。殘余應力層包括塑性形變的表面。殘余應力層具有殘余應力以抵消下封裝件的翹曲。

根據本發明構思的示例性實施例，提供了一種半導體封裝件。下封裝件包括下半導體芯片、下封裝基底和下模制層。下半導體芯片安裝在下封裝基底上。下模制層包封下半導體芯片。上封裝件堆疊在下封裝件上。上封裝件包括上半導體芯片、上封裝基底和上模制層。上半導體芯片安裝在上封裝基底上。上模制層包封上半導體芯片。殘余應力層具有殘余應力以抵消下封裝件的翹曲。殘余應力層與下封裝件接觸。殘余應力層包括多個第一凹痕。

根據本發明構思的示例性實施例，提供了一種制造半導體封裝件的方法。形成下封裝件。在下封裝件上堆疊上封裝件。形成連接端子以將下封裝件和上封裝件彼此電連接。為了形成下封裝件，將下半導芯片安裝在下封裝基底的上表面上。在下封裝基底的上表面上形成模制層，以包封下半導體芯片并且暴露下半導體芯片的上表面。形成覆蓋下半導體芯片和下模制層的種子層。對種子層的表面執行噴丸處理，以使種子層的表面塑性形變。將具有塑性形變的表面的種子層圖案化，以形成殘余應力層。

根據本發明構思的示例性實施例，提供了一種制造半導體封裝件的方法。提供下封裝件。下封裝件包括下封裝基底、安裝在下封裝基底上的下半導體芯片以及包封下半導體芯片的下模制層。在下封裝件上堆疊上封裝件。上封裝件包括上封裝基底、安裝在上封裝基底上的上半導體芯片以及包封上半導體芯片的上模制層。在上封裝件和下封裝件之間形成殘余應力層。殘余應力層具有殘余應力以抵消下封裝件的翹曲。為了形成殘余應力層，在下封裝件上形成金屬種子層。對金屬種子層的表面執行噴丸處理以使金屬種子層的表面塑性形變。將具有塑性形變的表面的金屬種子層圖案化以形成殘余應力層。殘余應力層暴露下模制層。

根據本發明構思的示例性實施例，半導體封裝件包括下封裝件和堆疊在下封裝件上的上封裝件。下封裝件包括具有多個第一凹痕的表面。

附圖說明

通過參考附圖詳細描述發明構思的示例性實施例，本發明構思的這些和其它特征將變得更加明顯，其中：

圖1A至圖1C是示出根據本發明構思的示例性實施例的使用噴丸處理制造半導體封裝件的方法的剖視圖；

圖2A至圖2B是示出半導體封裝件的翹曲的剖視圖；

圖3A和圖3B是示出根據本發明構思的示例性實施例的噴丸處理的剖視圖；

圖4A示出顯示了根據本發明構思的示例性實施例的半導體封裝件的殘余應力和翹曲之間的關系的圖；

圖4B和圖4C是示出根據本發明構思的示例性實施例的噴丸處理的效果的剖視圖；