[發(fā)明專利]一種基于邏輯保護(hù)放大電路的混合保護(hù)型柵極驅(qū)動(dòng)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201510310330.5
• 申請(qǐng)日: 2015-06-09
• 公開(kāi)（公告）號(hào): CN104902639A
• 公開(kāi)（公告）日: 2015-09-09
• 發(fā)明（設(shè)計(jì)）人: 黃濤
• 申請(qǐng)（專利權(quán)）人: 成都雷克爾科技有限公司
• 主分類號(hào): H05B37/02
• 分類號(hào): H05B37/02
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于邏輯保護(hù)放大電路的混合保護(hù)型柵極驅(qū)動(dòng)系統(tǒng)，主要由開(kāi)關(guān)電流源，變壓器T，驅(qū)動(dòng)芯片M，串接于驅(qū)動(dòng)芯片M的VCC管腳與BOOST管腳之間的二極管D1，串接于驅(qū)動(dòng)芯片M的BOOST管腳與TG管腳之間的電容C3，串接于驅(qū)動(dòng)芯片M的TG管腳與TS管腳之間的電阻R7，串接于開(kāi)關(guān)電流源與驅(qū)動(dòng)芯片M之間的開(kāi)關(guān)功率放大電路，以及基極與驅(qū)動(dòng)芯片M的TG管腳相連接、集電極順次經(jīng)電容C4和電容C5后接地、而發(fā)射極接地的晶體管Q4組成；所述開(kāi)關(guān)功率放大電路則由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器P1的輸出端與負(fù)極輸入端之間的電阻R9和電容C6，串接在功率放大器P2的輸出端與正極輸入端之間的電阻R10和電容C7，基極與功率放大器P1的輸出端相連接、集電極經(jīng)電阻R11后與功率放大器P3的正極輸入端相連接的三極管Q5，基極與三極管Q5的發(fā)射極相連接、集電極經(jīng)電阻R12后與功率放大器P3的負(fù)極輸入端相連接的三極管Q6，基極經(jīng)電阻R14后與功率放大器P2的輸出端相連接、集電極經(jīng)電阻R13后與三極管Q6的基極相連接的三極管Q7，正極與功率放大器P3的負(fù)極輸入端相連接、而負(fù)極與三極管Q6的發(fā)射極相連接并接地的電容C8，與電阻R14相并聯(lián)的電容C9，一端與三極管Q7的基極相連接、另一端外接-4V電壓的電阻R15，一端與三極管Q7的發(fā)射極相連接、另一端外接-4V電壓的電阻R16，與電阻R16相并聯(lián)的電容C10，以及N極與三極管Q5的集電極相連接、P極外接-4V電壓的二極管D2組成；所述功率放大器P1的負(fù)極輸入端與功率放大器P2的正極輸入端相連接，功率放大器P3的輸出端與驅(qū)動(dòng)芯片M的VCC管腳相連接，而功率放大器P1的正極輸入端和功率放大器P2的負(fù)極輸入端則均與開(kāi)關(guān)電流源相連接，其特征在于，在三極管Q7的集電極與驅(qū)動(dòng)芯片M的INP管腳之間串接有邏輯保護(hù)放大電路(20)，在電阻R16與外界的-4V電壓上還設(shè)置有混合型保護(hù)電路(10)，且該邏輯保護(hù)放大電路主要由功率放大器P4，功率放大器P5，與非門IC6，與非門IC7，負(fù)極與功率放大器P4的正極輸入端相連接、正極經(jīng)電阻R20后與與非門IC7的負(fù)極輸入端相連接的極性電容C11，一端與與非門IC6的負(fù)極輸入端相連接、另一端與功率放大器P4的正極輸入端相連接的電阻R17，串接在功率放大器P4的負(fù)極輸入端與輸出端之間的電阻R18，一端與與非門IC6的輸出端相連接、另一端與功率放大器P5的負(fù)極輸入端相連接的電阻R19，串接在功率放大器P5的正極輸入端與輸出端之間的極性電容C12，正極與與非門IC7的輸出端相連接、負(fù)極順次經(jīng)穩(wěn)壓二極管D3和電阻R21后與功率放大器P4的輸出端相連接的電容C13，P極與功率放大器P5的輸出端相連接、N極順次經(jīng)電阻R23和電阻R22后與穩(wěn)壓二極管D3和電阻R21的連接點(diǎn)相連接的二極管D4，以及N極與電容C13的負(fù)極相連接、P極與二極管D4和電阻R23的連接點(diǎn)相連接的穩(wěn)壓二極管D5組成；所述與非門IC6的正極輸入端與功率放大器P4的負(fù)極輸入端相連接；功率放大器P5的輸出端與非門IC7的正極輸入端相連接，其正極輸入端則與功率放大器P4的輸出端相連接；所述極性電容C11的正極則與三極管Q7的集電極相連接，而電阻R22和電阻R23的連接點(diǎn)則與驅(qū)動(dòng)芯片M的INP管腳相連接；

所述混合型保護(hù)電路(10)由輸入線路，穩(wěn)壓集成電路Q101，時(shí)基集成電路Q102，三極管VT101，三極管VT102，三極管VT103，三極管VT104，運(yùn)算放大器P101，運(yùn)算放大器P102，負(fù)極接地、正極與輸入線路相連接的電容C101，負(fù)極接地、正極與穩(wěn)壓集成電路Q101的OUT管腳相連接的電容C102，一端與電容C102的正極相連接、另一端與運(yùn)算放大器P101的負(fù)輸入端相連接的電阻R101，N極與電容C102的正極相連接、P極與三極管VT101的集電極相連接的二極管D101，與二極管D101并聯(lián)的繼電器K101，一端與三極管VT101的集電極相連接、另一端經(jīng)電阻R102后接地的電阻R103，一端與三極管VT101的基極相連接、另一端與運(yùn)算放大器P101的輸出端相連接的電阻R104，一端與二極管D101的N極相連接、另一端與三極管VT103的集電極相連接的電阻R105，一端接地、另一端與運(yùn)算放大器P101的正輸入端相連接的滑動(dòng)變阻器TP101，負(fù)極接地、正極與運(yùn)算放大器P101的正輸入端相連接的電容C103，負(fù)極接地、正極經(jīng)電阻R109后與穩(wěn)壓集成電路Q101的OUT管腳相連接的電容C104，一端與穩(wěn)壓集成電路Q101的OUT管腳相連接、另一端同時(shí)與運(yùn)算放大器P102的負(fù)輸入端和三極管VT102的集電極相連接的電阻R108，一端接地、另一端與運(yùn)算放大器P102的負(fù)輸入端相連接的電阻R107，一端與三極管VT102的基極相連接、另一端與運(yùn)算放大器P102的輸出端相連接的電阻R106，P極與運(yùn)算放大器P102的正輸入端相連接、N極與電容C104的正極相連接的穩(wěn)壓二極管D102，一端與電容C103的正極相連接、另一端與電容C101的正極相連接的電阻R101，負(fù)極與電容C104的正極相連接、正極與三極管VT104的集電極相連接的電容C105，一端與電容C105的正極相連接、另一端經(jīng)繼電器K102后與電容C101的正極相連接的電阻R110，N極與電容C101的正極相連接、P極經(jīng)電阻R111后與三極管VT104的基極相連接的二極管D103，P極經(jīng)電阻R112后與電容C101的正極相連接、N極與時(shí)基集成電路Q102的Discharge管腳相連接的二極管D105，P極與二極管D105的N極相連接、N極與三極管VT104的發(fā)射極相連接的二極管D104，一端與二極管D105的P極相連接、另一端與二極管D104的N極相連接、滑動(dòng)端與時(shí)基集成電路Q102的Controlvoltage管腳相連接的滑動(dòng)變阻器RP102，N極與二極管D105的P極相連接、P極接地的二極管D106，負(fù)極接地、正極與時(shí)基集成電路Q102的Trigger管腳和Thresshold管腳相連接的電容C106，與電容C106并聯(lián)的熱敏電阻RT101，以及一端與二極管D106的N極相連接、另一端經(jīng)電阻R113后與電容C106的正極相連接的滑動(dòng)變阻器RP103組成；其中，穩(wěn)壓集成電路Q101的GND管腳接地、IN管腳與電容C101的正極相連接，所述繼電器K101的常閉觸點(diǎn)開(kāi)關(guān)S101設(shè)置在輸入線路上，繼電器K102的常閉觸點(diǎn)開(kāi)關(guān)S102設(shè)置在輸入線路上，三極管VT101的發(fā)射極和三極管VT102的發(fā)射極均與三極管VT103的基極相連接，三極管VT103的發(fā)射極接地，二極管D103的P極與繼電器K102和電阻R110的連接點(diǎn)相連接、且二極管D103的P極還與時(shí)基集成電路Q102的Discharge管腳相連接，三極管VT104的發(fā)射極接地，時(shí)基集成電路Q102的GND管腳接地、其Vcc管腳與Reset管腳均與二極管D106的N極相連接。