[發(fā)明專利]基于SoC-FPGA的自重構(gòu)K-means聚類技術(shù)實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201510308043.0
• 申請日: 2015-06-08
• 公開（公告）號: CN104850866B
• 公開（公告）日: 2018-05-01
• 發(fā)明（設計）人: 蒲宇亮;黃樂天;彭軍;賀江
• 申請（專利權(quán)）人: 電子科技大學
• 主分類號: G06K9/62
• 分類號: G06K9/62
• 代理公司: 成都金英專利代理事務所(普通合伙)51218
• 代理人: 袁英

1.基于SoC-FPGA的自重構(gòu)K-means聚類技術(shù)實現(xiàn)方法，其特征在于：它包括以下步驟：

S1：在OpenCL編程架構(gòu)下，構(gòu)建ARM主機端和FPGA設備端協(xié)作的SoC-FPGA異構(gòu)平臺模型，ARM主機端對環(huán)境參數(shù)進行配置，完成初始化；所述的ARM主機端與FPGA設備端通過AXI片內(nèi)總線連接；

S2：ARM主機端構(gòu)建OpenCL主機程序，主機程序創(chuàng)建內(nèi)核，完成ARM主機端與OpenCL設備端的內(nèi)存分配，并向內(nèi)存中寫入數(shù)據(jù)，通過參數(shù)傳遞的方式完成ARM主機端與OpenCL設備端的內(nèi)存映射；

S3：ARM主機端的主機程序配置FPGA設備端工作組組數(shù)、工作組大小以及計算單元維度，并調(diào)用FPGA端的內(nèi)核程序，將樣本集數(shù)據(jù)和初始質(zhì)心數(shù)據(jù)經(jīng)過AXI片內(nèi)總線傳輸至FPGA設備端，其中，所述的樣本集數(shù)據(jù)存儲在全局內(nèi)存中，所述的質(zhì)心數(shù)據(jù)存儲在局部內(nèi)存中；

S4：FPGA設備端構(gòu)建第一OpenCL內(nèi)核程序，所述的第一OpenCL內(nèi)核程序并行流水地計算每個樣本集數(shù)據(jù)到每個質(zhì)心的歐式距離，產(chǎn)生一個距離矩陣；

S5：FPGA設備端自重構(gòu)第二OpenCL內(nèi)核程序，所述的第二OpenCL內(nèi)核程序接收第一OpenCL內(nèi)核程序產(chǎn)生的距離矩陣，對于矩陣中的每行數(shù)據(jù)運用并歸查找的方法并行處理距離矩陣的每行數(shù)據(jù)，篩選出每行最小的元素并記錄其對應質(zhì)心，完成樣本集的歸類處理；

S6：FPGA設備端自重構(gòu)第三OpenCL內(nèi)核程序，所述的第三OpenCL內(nèi)核程序采用并行方式對每個質(zhì)心簇中的樣本點距離進行累加，統(tǒng)計出每個質(zhì)心簇中樣本點個數(shù)，并將數(shù)據(jù)結(jié)果通過AXI總線傳回ARM主機端；

S7：ARM主機端的主機程序通過各個質(zhì)心簇中質(zhì)心之間的距離累加和分別除以各自的樣本點數(shù)量，計算出新質(zhì)心數(shù)據(jù)；

S8：ARM主機端的主機程序?qū)⑿沦|(zhì)心與原質(zhì)心進行做差比較：

（1）若結(jié)果大于給定標準，則繼續(xù)進行聚類迭代，跳轉(zhuǎn)至步驟S2；

（2）若結(jié)果小于給定標準，表明質(zhì)心收斂，則不再進行聚類迭代，整個K-means聚類任務完成。

2.根據(jù)權(quán)利要求1所述的基于SoC-FPGA的自重構(gòu)K-means聚類技術(shù)實現(xiàn)方法，其特征在于：還包括一個釋放內(nèi)核與內(nèi)存資源步驟S9：在步驟S8完成之后，釋放所有內(nèi)核與內(nèi)存資源。

3.根據(jù)權(quán)利要求1所述的基于SoC-FPGA的自重構(gòu)K-means聚類技術(shù)實現(xiàn)方法，其特征在于：步驟S8所述的將新質(zhì)心與原質(zhì)心進行做差比較為將新質(zhì)心數(shù)據(jù)與原質(zhì)心數(shù)據(jù)用方差表征差異程度；所述的給定標準為已知閾值。