[發(fā)明專利]一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)與方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510302651.0
• 申請(qǐng)日: 2015-06-04
• 公開(kāi)（公告）號(hào): CN104866460B
• 公開(kāi)（公告）日: 2017-10-10
• 發(fā)明（設(shè)計(jì)）人: 閻波;王勇;程新勇;黃樂(lè)天
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙)51218
• 代理人: 袁英

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)與方法。

背景技術(shù)

可重構(gòu)嵌入式系統(tǒng)充分利用通用處理器和ASIC技術(shù)的優(yōu)勢(shì)，可以通過(guò)硬件加速提高運(yùn)算速度，同時(shí)使用軟件編程實(shí)現(xiàn)動(dòng)態(tài)配置及任務(wù)劃分，目前成已為研究的熱點(diǎn)；正是由于可重構(gòu)嵌入式系統(tǒng)的這一特點(diǎn)，使它非常適用于計(jì)算密集型的大數(shù)據(jù)量處理任務(wù)；在可重構(gòu)技術(shù)應(yīng)用中，一方面需要根據(jù)特定的應(yīng)用需求，對(duì)可重構(gòu)結(jié)構(gòu)進(jìn)行優(yōu)化，另一方面需要考慮可重構(gòu)系統(tǒng)的自動(dòng)化設(shè)計(jì)，即根據(jù)應(yīng)用需求完成任務(wù)的自動(dòng)劃分；然而，現(xiàn)有的可重構(gòu)系統(tǒng)編程模型復(fù)雜，自動(dòng)化程度較低，難以滿足可重構(gòu)技術(shù)應(yīng)用的需求。

SoC（System on Chip），中文名稱片上系統(tǒng)，是由多個(gè)具有特定功能的集成電路組合在一個(gè)芯片上形成的系統(tǒng)，其中包含了完整的硬件系統(tǒng)及其承載的嵌入式軟件；目前，SoC產(chǎn)品可以實(shí)現(xiàn)多處理器異構(gòu)，并且可以給適當(dāng)?shù)娜蝿?wù)分配適當(dāng)?shù)囊?，做到更高的系統(tǒng)集成度和智能化操作；比如，在一片F(xiàn)PGA中可以集成微處理器和數(shù)字信號(hào)處理功能，處理器與FPGA之間通過(guò)總線互聯(lián)，可以通過(guò)軟硬件協(xié)同工作模式，提高系統(tǒng)性能；正是由于SoC技術(shù)發(fā)展，結(jié)合SoC產(chǎn)品特性，可以根據(jù)任務(wù)需求，對(duì)任務(wù)自動(dòng)劃分，并根據(jù)劃分后的子任務(wù)特點(diǎn)分配給軟件處理或者硬件加速，實(shí)現(xiàn)一個(gè)動(dòng)態(tài)可重構(gòu)的嵌入式系統(tǒng)。

另外，現(xiàn)有的可重構(gòu)系統(tǒng)硬件架構(gòu)是固定的，一旦硬件設(shè)備中的小部分出錯(cuò)，則整個(gè)系統(tǒng)不能正常工作；不具有容錯(cuò)、自適應(yīng)能力，目前很多通信網(wǎng)絡(luò)及通信接口均支持熱插拔技術(shù)，因此，可以借助該技術(shù)，充分利用SoC平臺(tái)，構(gòu)建具有容錯(cuò)、自適應(yīng)能力的可重構(gòu)嵌入式系統(tǒng)。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)與方法，根據(jù)任務(wù)特點(diǎn)劃分任務(wù)，并根據(jù)劃分的結(jié)果構(gòu)建嵌入式系統(tǒng)架構(gòu)，實(shí)現(xiàn)多級(jí)流水，達(dá)到加速效果，解決現(xiàn)有可重構(gòu)系統(tǒng)模型復(fù)雜，自動(dòng)化程度低的問(wèn)題，同時(shí)，也可以解決單個(gè)SoC平臺(tái)資源不足的問(wèn)題，實(shí)現(xiàn)了系統(tǒng)的流水設(shè)計(jì)，并且該系統(tǒng)還具有該系統(tǒng)具有容錯(cuò)、自適應(yīng)的特點(diǎn)。

本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)，包括多個(gè)完全相同的SoC平臺(tái)和連接SoC平臺(tái)的通信網(wǎng)絡(luò)；

所述的多個(gè)SoC平臺(tái)中任意一個(gè)SoC平臺(tái)作為主控器,其它SoC平臺(tái)形成多級(jí)流水線處理系統(tǒng)；所述的多級(jí)流水線處理系統(tǒng)的每一級(jí)包括一個(gè)或多個(gè)SoC平臺(tái)；所述的主控器能夠?qū)崟r(shí)檢測(cè)每個(gè)SoC平臺(tái)是否出錯(cuò)；

所述的一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)能夠根據(jù)需要加入新的SoC平臺(tái)或者去除SoC平臺(tái)，并且在加入新的SoC平臺(tái)或者去除SoC平臺(tái)后能夠自動(dòng)重新構(gòu)建多級(jí)流水線處理系統(tǒng)。

所述的SoC平臺(tái)包括ARM、DSP、FPGA、外圍設(shè)備、片內(nèi)RAM、存儲(chǔ)控制器和總線，所述的ARM、DSP、FPGA、外圍設(shè)備、片內(nèi)RAM和存儲(chǔ)控制器分別與總線連接；

所述的ARM中包括操作系統(tǒng)，用于完成FPGA及DSP的配置、任務(wù)調(diào)度及數(shù)據(jù)流向控制和通過(guò)以太網(wǎng)與其他SoC平臺(tái)進(jìn)行通信完成數(shù)據(jù)交互；

所述的DSP用于負(fù)責(zé)運(yùn)算量大的具體運(yùn)算任務(wù)；

所述的FPGA用于實(shí)現(xiàn)專用模塊的硬件加速；

所述的片內(nèi)RAM和存儲(chǔ)控制器用于負(fù)責(zé)任務(wù)處理中數(shù)據(jù)存儲(chǔ)；

所述的外圍設(shè)備用于實(shí)現(xiàn)用戶定制，根據(jù)需求實(shí)現(xiàn)不同的外圍設(shè)備；

所述的總線包括用于實(shí)現(xiàn)SoC內(nèi)部控制的控制總線和用于進(jìn)行數(shù)據(jù)交換的數(shù)據(jù)總線。

所述的通信網(wǎng)絡(luò)為以太網(wǎng)通信網(wǎng)絡(luò)系統(tǒng)；所述的SoC平臺(tái)為集成的SoC板。

所述的一種基于SoC的容錯(cuò)自適應(yīng)可重構(gòu)系統(tǒng)的實(shí)現(xiàn)方法，包括以下步驟：

S1.構(gòu)建所述的動(dòng)態(tài)可重構(gòu)嵌入式系統(tǒng)，完成各個(gè)SoC平臺(tái)的初始化，并選定其中任意一個(gè)SoC平臺(tái)作為主控器；

S2.主控器創(chuàng)建任務(wù),根據(jù)任務(wù)特點(diǎn)進(jìn)行任務(wù)劃分得到多個(gè)子任務(wù),并根據(jù)子任務(wù)的特點(diǎn)將自身以外的SoC平臺(tái)構(gòu)建成為多級(jí)流水線處理系統(tǒng)，子任務(wù)的個(gè)數(shù)和多級(jí)流水線處理系統(tǒng)的級(jí)數(shù)相同，每個(gè)子任務(wù)對(duì)應(yīng)于一級(jí)流水線處理系統(tǒng)；

S3.主控器將劃分好的子任務(wù)處理命令發(fā)送給每一級(jí)流水線處理系統(tǒng)，并將待處理的任務(wù)數(shù)據(jù)發(fā)送給第一級(jí)流水線處理系統(tǒng)；

S4.每一級(jí)流水線系統(tǒng)根據(jù)子任務(wù)命令對(duì)任務(wù)數(shù)據(jù)進(jìn)行處理，處理完成后送入下一級(jí)流水線處理系統(tǒng)；

S5.當(dāng)運(yùn)算數(shù)據(jù)送入最后一級(jí)流水線處理系統(tǒng)時(shí)，最后一級(jí)流水線處理系統(tǒng)對(duì)任務(wù)數(shù)據(jù)進(jìn)行處理后，判斷是否滿足迭代結(jié)束的條件：