[發(fā)明專利]一種接口電路及其中的輸出電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201510278081.6
• 申請(qǐng)日: 2015-05-27
• 公開(kāi)（公告）號(hào): CN104883177B
• 公開(kāi)（公告）日: 2017-08-29
• 發(fā)明（設(shè)計(jì)）人: 孔亮;王強(qiáng);戴頡;李耿民;職春星
• 申請(qǐng)（專利權(quán)）人: 燦芯半導(dǎo)體（上海）有限公司
• 主分類號(hào): H03K19/0175
• 分類號(hào): H03K19/0175
• 代理公司: 無(wú)錫互維知識(shí)產(chǎn)權(quán)代理有限公司32236
• 代理人: 龐聰雅

1.一種接口電路中的輸出電路，其特征在于，其包括輸出驅(qū)動(dòng)電路、上拉開(kāi)關(guān)和短脈沖發(fā)生器，

所述輸出驅(qū)動(dòng)電路包括第一驅(qū)動(dòng)開(kāi)關(guān)和第二驅(qū)動(dòng)開(kāi)關(guān)，所述第一驅(qū)動(dòng)開(kāi)關(guān)和第二驅(qū)動(dòng)開(kāi)關(guān)依次串聯(lián)于第一電壓源和接地端之間，第一驅(qū)動(dòng)開(kāi)關(guān)和第二驅(qū)動(dòng)開(kāi)關(guān)之間的連接節(jié)點(diǎn)作為所述輸出驅(qū)動(dòng)電路的輸出端與所述輸出電路的輸出端OUT相連，第一驅(qū)動(dòng)開(kāi)關(guān)的控制端和第二驅(qū)動(dòng)開(kāi)關(guān)的控制端均與輸入信號(hào)相連，當(dāng)所述輸入信號(hào)為第一邏輯電平時(shí)，其控制第一驅(qū)動(dòng)開(kāi)關(guān)導(dǎo)通，且控制第二驅(qū)動(dòng)開(kāi)關(guān)關(guān)斷；當(dāng)所述輸入信號(hào)為第二邏輯電平時(shí)，其控制第一驅(qū)動(dòng)開(kāi)關(guān)關(guān)斷，且控制第二驅(qū)動(dòng)開(kāi)關(guān)導(dǎo)通，

所述上拉開(kāi)關(guān)連接于第二電壓源和輸出端OUT之間，當(dāng)上拉開(kāi)關(guān)關(guān)斷時(shí)，第二電壓源和輸出端OUT之間的連接中斷；當(dāng)上拉開(kāi)關(guān)導(dǎo)通時(shí)，第二電壓源和輸出端OUT之間的連接連通，

所述短脈沖發(fā)生器的輸入端與所述輸入信號(hào)相連，其輸出端與所述上拉開(kāi)關(guān)的控制端相連，所述短脈沖發(fā)生器用于基于所述輸入信號(hào)產(chǎn)生并輸出短時(shí)脈沖信號(hào)給所述上拉開(kāi)關(guān)的控制端，當(dāng)所述輸入信號(hào)由第二邏輯電平跳變?yōu)榈谝贿壿嬰娖綍r(shí)，所述短脈沖發(fā)生器輸出的短時(shí)脈沖使上拉開(kāi)關(guān)短時(shí)導(dǎo)通，此時(shí)，由第二電壓源快速拉高輸出端OUT的電壓，

其中，所述第二電壓源的電壓值大于所述第一電壓源的電壓值。

2.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

所述第一驅(qū)動(dòng)開(kāi)關(guān)為PMOS晶體管，所述第二驅(qū)動(dòng)開(kāi)關(guān)為NMOS晶體管。

3.根據(jù)權(quán)利要求2所述的接口電路中的輸出電路，其特征在于，所述短脈沖發(fā)生器包括延遲單元和異或邏輯單元，所述延遲單元的輸入端與短脈沖發(fā)生器的輸入端相連，所述延遲單元的輸出端與異或邏輯單元的一個(gè)輸入端相連，所述異或邏輯單元的另一個(gè)輸入端與所述短脈沖發(fā)生器的輸入端相連，所述異或邏輯單元的輸出端與所述短脈沖發(fā)生器的輸出端相連。

4.根據(jù)權(quán)利要求3所述的接口電路中的輸出電路，其特征在于，其還包括第一驅(qū)動(dòng)開(kāi)關(guān)邏輯控制電路和第二驅(qū)動(dòng)開(kāi)關(guān)邏輯控制電路，

所述第一驅(qū)動(dòng)開(kāi)關(guān)邏輯控制電路包括依次連接于輸入信號(hào)和第一驅(qū)動(dòng)開(kāi)關(guān)的控制端之間的延遲器和反相器；所述第二驅(qū)動(dòng)開(kāi)關(guān)邏輯控制電路包括依次連接于輸入信號(hào)和第二驅(qū)動(dòng)開(kāi)關(guān)的控制端之間的延遲器和反相器。

5.根據(jù)權(quán)利要求1所述的接口電路中的輸出電路，其特征在于，

其還包括使能控制電路，所述使能控制電路基于輸出端OUT的電壓輸出一組使能控制信號(hào)，

所述上拉開(kāi)關(guān)包括若干個(gè)并聯(lián)于所述第二電壓源和輸出端OUT之間的開(kāi)關(guān)單元，其中，每個(gè)開(kāi)關(guān)單元均包括一個(gè)使能端口和一個(gè)控制端口，每個(gè)開(kāi)關(guān)單元的使能端口與所述一組使能控制信號(hào)中對(duì)應(yīng)的一個(gè)使能控制信號(hào)相連，該使能控制信號(hào)用于控制與其對(duì)應(yīng)的開(kāi)關(guān)單元是否工作；每個(gè)開(kāi)關(guān)單元的控制端口均與所述短時(shí)脈沖信號(hào)相連，在一個(gè)開(kāi)關(guān)單元工作時(shí)，所述短時(shí)脈沖信號(hào)控制該開(kāi)關(guān)單元導(dǎo)通或關(guān)斷。

6.根據(jù)權(quán)利要求5所述的接口電路中的輸出電路，其特征在于，

當(dāng)所述輸出端OUT的上沖電壓大于預(yù)先設(shè)定的參考電壓時(shí)，所述使能控制電路輸出的一組使能控制信號(hào)使上拉開(kāi)關(guān)中工作的開(kāi)關(guān)單元的個(gè)數(shù)較少，從而降低第二電壓源對(duì)輸出端OUT的上拉能力；當(dāng)所述輸出端OUT的上沖電壓小于預(yù)先設(shè)定的參考電壓時(shí)，所述使能控制電路輸出的一組使能控制信號(hào)使上拉開(kāi)關(guān)中工作的開(kāi)關(guān)單元的個(gè)數(shù)增加，從而增大第二電壓源對(duì)輸出端OUT的上拉能力。

7.根據(jù)權(quán)利要求5所述的接口電路中的輸出電路，其特征在于，

每個(gè)開(kāi)關(guān)單元均包括依次連接于所述第二電壓源和輸出端OUT之間的第一開(kāi)關(guān)和第二開(kāi)關(guān)，所述第一開(kāi)關(guān)的控制端作為該開(kāi)關(guān)單元的使能端口，所述第二開(kāi)關(guān)的控制端作為該開(kāi)關(guān)單元的控制端口，

當(dāng)?shù)谝婚_(kāi)關(guān)關(guān)斷時(shí)，該開(kāi)關(guān)單元不工作，當(dāng)?shù)谝婚_(kāi)關(guān)導(dǎo)通時(shí)，該開(kāi)關(guān)單元工作；當(dāng)?shù)谝婚_(kāi)關(guān)導(dǎo)通時(shí)，若第二開(kāi)關(guān)K2導(dǎo)通，則該開(kāi)關(guān)單元導(dǎo)通，若第二開(kāi)關(guān)關(guān)斷，則該開(kāi)關(guān)單元關(guān)斷。

8.根據(jù)權(quán)利要求7所述的接口電路中的輸出電路，其特征在于，

所述第一開(kāi)關(guān)和第二開(kāi)關(guān)均為PMOS晶體管；或

所述第二開(kāi)關(guān)和第二開(kāi)關(guān)均為NMOS晶體管。

9.一種接口電路，其特征在于，其包括低壓差線性穩(wěn)壓器和如權(quán)利要求1-8任一所述的輸出電路，所述低壓差線性穩(wěn)壓器基于第二電壓源輸出第一電壓源。

10.根據(jù)權(quán)利要求9所述的接口電路，其特征在于，

所述低壓差線性穩(wěn)壓器為無(wú)電容型低壓差線性穩(wěn)壓器，

所述第二電壓源為接口電路所在芯片的內(nèi)電源。