[發明專利]基于壓縮感知的多頻帶信號欠采樣重構方法及實現該方法的裝置

在審

• 申請號: 201510274817.2
• 申請日: 2015-05-26
• 公開（公告）號: CN104852745A
• 公開（公告）日: 2015-08-19
• 發明（設計）人: 付寧;張京超;姚婷婷;喬立巖
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: H03M7/30
• 分類號: H03M7/30
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張宏威

1.基于壓縮感知的多頻帶信號欠采樣重構方法，其特征在于，它包括以下步驟：

步驟一、被測多頻帶信號經功分器分為4路被測稀疏信號；

步驟二、采用FPGA生成4路m序列，并獲得4路m序列值；

步驟三、4路被測稀疏信號分別與4路m序列一一對應，并采用乘法器進行混頻，獲得4路混頻信號；

步驟四、采用低通濾波器對4路混頻信號進行低通濾波，獲得4路濾波信號；

步驟五、采用數據采集卡對4路濾波信號進行采樣，并將采樣信號上傳至上位機中獲得4個采樣結果；

步驟六、上位機根據4個采樣結果通過正交匹配追蹤方法實現對原始被測多頻帶信號的重構，并根據4個采樣結果的頻譜與被測多頻帶信號的頻譜的關系獲得被測多頻帶信號的頻譜信息。

2.根據權利要求1所述的基于壓縮感知的多頻帶信號欠采樣重構方法，其特征在于，所述步驟二中采用FPGA生成4路m序列，并獲得4路m序列值的過程為：

步驟二一、設定各觸發器賦初始狀態；

步驟二二、設定觸發器級聯結構；

步驟二三、對級聯結構進行電路功能測試；

步驟二四、對FPGA的輸出引腳進行分配；

步驟二五、進行鎖相環模塊設計，生成4路m序列；

步驟二六、對FPGA的每個m序列輸出通道設定初值，各通道初值不同且保持不變；

步驟二七、對FPGA輸出的4路m序列進行數據采集，且數據采集的采樣率與m序列的跳變頻率相同；

步驟二八、設定采樣時間，獲得全部m序列在相應初值下完整的m序列值。

3.根據權利要求1所述的基于壓縮感知的多頻帶信號欠采樣重構方法，其特征在于，所述上位機內嵌入有軟件實現的處理方法，所述處理方法包括：

用于對系統采樣參數進行設置和保存的系統參數設置步驟；

用于采集數據采集卡發送的采樣信號的信號采集步驟；

用于對信號采集模塊采集到的信號進行數據存儲的數據存儲步驟；

用于對信號采集模塊采集的信號進行顯示、頻域分析和重構的信號處理步驟；

用于將信號處理模塊處理的分析結果生成報表的報表生成步驟。

4.根據權利要求1所述的基于壓縮感知的多頻帶信號欠采樣重構方法，其特征在于，所述步驟六中4個采樣結果的頻譜與被測多頻帶信號的頻譜的關系為：y(f)＝Az(f)，其中，y(f)=Y1(ej2πfTs)Y2(ej2πfTs)Y3(ej2πfTs)Y4(ej2πfTs),]]>z(f)=X(f-L0fp)...X(f)...X(f+L0fp),]]>X(f)為被測多頻帶信號的頻譜信息，矩陣A為N×L的觀測矩陣，其元素表達式為L₀＝(L-1)/2且c_il表示與混頻m序列的傅里葉級數系數，c_i,-l表示在混頻率序列在-l位置的傅里葉級數系數，其中i＝1,2,3,4，l＝1,2,…,L₀，表示采樣輸出信號的頻譜，f_NYQ表示信號的奈奎斯特頻率，f_s為低速采樣的采樣率且T_s＝1/f_s，f_p表示混頻m序列的頻率且T_p＝1/f_p，其中矩陣A中各元素的計算方法為：

混頻m序列的P_i(t)表達式P_i(t)＝α_ik,0≤k≤M-1，其中，α_ik∈{+1,-1}，P_i(t+nT_p)＝P_i(t),n∈Z。所以，其傅里葉級數系數c_il可由下式得到：

cil=1Tp∫0Tppi(t)e-j2πTpltdt=1Tp∫0TpMΣk=0M-1αike-j2πTpl(t+kTpM)dt=1TpΣk=0M-1αike-j2πMlk∫0TpMe-j2πTpltdt,]]>

將上式所計算元素帶入矩陣A的相應位置，即可獲得矩陣A的全部元素，其中M表示所使用的混頻m序列的一個周期內值的個數且M＝L。