[發明專利]用于管芯上電壓縮放的分布式功率傳送方案

有效

• 申請號: 201510274078.7
• 申請日: 2011-06-24
• 公開（公告）號: CN105045362B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: M·特瑞范迪;T·H·金
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F1/32
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張欣

本申請是2011年6月24日提交的發明專利申請201110188562.X(用于管芯上電壓縮放的分布式功率傳送方案)的分案申請。

技術領域

本申請一般涉及集成電路，尤其涉及可變電壓通過管芯上電壓調節器的傳送。

背景技術

計算設備可將大部分時間花在空閑狀態。因此，空閑狀態下的功率節省對于抑制功耗是極其重要的。

一些處理器可允許取決于活動來調節核電壓。例如，一些中央處理單元(CPU)可具有生成電壓標識(VID)信號的能力。VID信號可向電源單元指示CPU所需的電壓量。提供這種可變電壓的通常方式可通過使用外部電壓調節器(VR)。然而，外部VR可比固定電壓調節器更貴且可能需要更大的物理板面積。此外，外部VR在調節其輸出方面可能慢。結果，外部VR可能不是非常適合在小的時間增量上支持CPU的動態功率節省。

目前存在不使用外部VR的若干種管芯上功率節省技術。這些技術包括時鐘縮放、時鐘選通和功率選通。時鐘縮放可指根據工作負載縮放時鐘頻率，以便節省動態有效功率。時鐘選通可指當邏輯塊沒有處理任何數據時維持處理器的某些邏輯塊的狀態以便消除切換功耗。盡管時鐘縮放和/或時鐘選通可降低動態功耗，然而外部VR可能仍是改變供電電壓以便降低泄漏功率所必須的。

功率選通可指關閉處理器中當前沒有使用的某些邏輯塊的功率以便降低處理器的總體功率泄漏。功率選通可表現為在供電電壓上的開/關控制。理想地，經功率選通的邏輯塊可根本不消耗功率。如此，功率選通可非常適于使邏輯塊進入待機或休眠模式。然而，由于與進入或退出功率選通狀態相關聯的固有等待時間，在正常的操作條件下功率選通是不能容忍的。

需要節省更多的功率量，尤其是在處理器的一個或多個功率域不能完全斷電，但也沒有處理時間敏感的數據時的情況中。此外，因為外部VR可能是昂貴且低效率的，所以有利的是在管芯上具有滿足以下要求的精細粒度的功率傳送機制：無需使用外部VR的可變電壓電平的傳送；基于工藝角(process corner)的Vcc調諧以滿足產品要求；以通常的輸入電壓在不同的電壓下以不同的時鐘頻率操作不同的邏輯塊；以及從通常的輸入電壓生成可變電壓電平以減少平臺VR軌的數量。

發明內容

根據本發明的一種裝置，包括具有多個功率域的處理器芯片，其中每個功率域由LDO電壓調節器電路來供電，LDO電壓調節器電路包括：(i)至少一個功率門晶體管，用于提供包括切通模式、切斷模式、和可變電壓輸出模式在內的不同供電模式，以及(ii)電壓調節控制電路，其在可變電壓輸出模式期間被啟用，且在切通模式和切斷模式期間被禁用，電壓調節控制電路包括運算放大器，耦合到運算放大器的預驅動器單元，以及驅動器單元，其中預驅動器單元耦合到驅動器單元。

根據本發明的一種計算系統，包括：處理器芯片、用于向處理器芯片提供功率的外部電壓供給，以及耦合于處理器芯片以為用戶提供對于計算系統的訪問的I/O設備，其中處理器芯片具有帶有獨立功率域的兩個或多個邏輯塊，其中每個域從相關聯的至少一個功率門單元來供電，功率門單元具有耦合至外部電壓供給的供給輸入、控制輸入、以及用于向各個功率域提供內部電壓供給的供給輸出；其中每個功率域具有耦合到其相關聯的至少一個功率門單元的控制輸入的LDO控制電路和選擇邏輯，LDO控制電路包括運算放大器、耦合到運算放大器的預驅動器單元、以及耦合到預驅動器單元驅動器單元，LDO控制電路用于控制至少一個功率門單元來以可變電壓輸出模式提供可變電壓輸出，選擇邏輯用于對于切換模式禁用LDO控制電路以節省功率，切換模式中，至少一個功率門單元(i)對于通模式將被切通以將外部電壓供給耦合到內部電壓供給，或(ii)對于斷模式將被切斷以將外部電壓供給與內部電壓供給解耦合。

附圖簡述

本公開的實施例借助示例性圖示而非限定地予以描述，這些圖示示出于附圖中，其中相同標記表示相同要素，在附圖中：

圖1是根據各實施例的示例高速低壓差(high speed low dropout(HS-LDO))電壓調節電路的框圖；

圖2是示出根據各實施例的HS-LDO電路的各組件之間的結構關系的框圖；

圖3是根據各實施例的示例N級預驅動器單元和耦合到PGT單元的示例P級驅動器單元的框圖；

圖4是示出根據各實施例的HS-LDO電路的示例操作的一部分的流程圖。

圖5是示出根據各實施例將HS-LDO電路集成到處理器的功率域的兩種方式的框圖。