[發明專利]非揮發性記憶單元以及非揮發性記憶裝置

有效

• 申請號: 201510270878.1
• 申請日: 2015-05-25
• 公開（公告）號: CN105097022B
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 吳瑞仁;張家璜;黃圣財;簡汎宇
• 申請（專利權）人: 江蘇時代全芯存儲科技有限公司;英屬維京群島商時代全芯科技有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 徐金國

技術領域

本發明是關于一種記憶體架構。特別是關于一種非揮發性的記憶體架構及相關電路。

背景技術

記憶體是電子計算機中的重要組成元件，隨著各種應用的情況不同，發展出了許多不同的記憶體架構。例如，動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)、靜態隨機存取記憶體(Static Random-Access Memory,SRAM)、只讀記憶體(Read-Only Memory,ROM)及快閃記憶體(Flash Memory)等。

其中，只讀記憶體及快閃記憶體屬于非揮發性記憶體，在裝置斷電后能可記錄其中的數據。一般來說，上述兩種非揮發性記憶體在數據保存上較穩定且省電，但較不易復寫且讀寫速度較慢。

動態隨機存取記憶體與靜態隨機存取記憶體等揮發性記憶體，因為讀寫速度較快，通常作為與處理器搭配的主要記憶體。動態隨機存取記憶體的優勢在于結構簡單(僅須一個晶體管與一個電容)、儲存密度高以及單位容量的成本較低。在現實中，動態隨機存取記憶體的電容經常周期性地充電，導致耗電量較大的缺點。

相較之下，靜態隨機存取記憶體只要保持通電，里面儲存的數據就可以恒常保持，不需要周期性對電容充電。此外，靜態隨機存取記憶體通常具有較快的讀取速度(高于動態隨機存取記憶體)以及非常低的維持功耗。當電力供應停止時，傳統的靜態隨機存取記憶體儲存的數據仍會消失。傳統由六個晶體管組成的靜態隨機存取記憶體(6T SRAM)還存在了一些問題，例如當記憶單元雜訊容限(Static noise margin,SNM)設計不足時，儲存點容易受外部位線干擾，導致讀取時破壞原來儲存數據。因此，傳統的靜態隨機存取記憶體仍有許多改進空間。

隨著移動裝置往薄型化及輕量化發展，電子裝置上的空間極為有限，且元件的耗電問題更受到重視。需要有合適的記憶體能更提供較高的數據穩定度且具有較快的讀取速度，此外能解決傳統的靜態隨機存取記憶體所存在的問題。

發明內容

近來，隨著現有的記憶體技術面臨到尺度上的物理極限，發展新的記憶體技術成為目前相關領域重要的研發課題，其中憶阻性記憶體因結構單純、低功耗等優勢，受到廣泛的研究。為了解決上述的問題，本發明提出一種基于憶阻器的非揮發性記憶裝置及記憶單元，其可用于各種集成電路上的應用(例如用來控制可編程電路中的切換開關、或是用于內容可定址記憶體中)，本發明的非揮發性記憶裝置及記憶單元具備有類似靜態隨機存取記憶體的快速讀取特性且內部數據不需經常性地動態更新，且在斷電后仍可利用憶阻器保存數據內容。此外，當非揮發性記憶單元進行恢復操作，施加于憶阻器上的為受限制的箝位電壓，當恢復操作時用來確保憶阻器兩端的跨壓低于某一限定值，以避免憶阻器因為過大的電壓輸入而改變狀態。

本發明的一方面為一種非揮發性記憶單元，其包含鎖存結構、第一讀寫電路、第二讀寫電路、第一憶阻器以及第二憶阻器。鎖存結構具有一儲存節點與一反向儲存節點，用以在該非揮發性記憶單元于一工作電壓下，儲存一對位數據，鎖存結構電性耦接至一字符讀取線。第一讀寫電路電性耦接至一位線、一第一控制線與該鎖存結構。第二讀寫電路電性耦接至一反位線、該第一控制線與該鎖存結構。第一憶阻器電性耦接至該第一讀寫電路與一第二控制線。第二憶阻器電性耦接至該第二讀寫電路與該第二控制線。在非揮發性記憶單元于斷電狀態下，該第一憶阻器、該第二憶阻器用以儲存該對位數據。當字符讀取線的電壓準位為工作電壓時，位線、第一控制線與第二控制線控制第一讀寫電路，以將儲存節點的數據寫入第一憶阻器，或該第一憶阻器的數據讀取至儲存節點，反位線、第一控制線與第二控制線控制第二讀寫電路，以將反向儲存節點的數據寫入第二憶阻器，或將第二憶阻器的數據讀取至反向儲存節點。