[發(fā)明專利]利用三維晶片堆疊的可擴(kuò)展的交叉點(diǎn)開(kāi)關(guān)的電路及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510259562.2
• 申請(qǐng)日: 2015-05-20
• 公開(kāi)（公告）號(hào): CN105099423B
• 公開(kāi)（公告）日: 2019-01-01
• 發(fā)明（設(shè)計(jì)）人: 杰弗里·舒爾茨;邁克爾·赫頓
• 申請(qǐng)（專利權(quán)）人: 阿爾特拉公司
• 主分類號(hào): H03K17/94
• 分類號(hào): H03K17/94;G05B19/042
• 代理公司: 北京信慧永光知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11290
• 代理人: 陳桂香;曹正建

本發(fā)明公開(kāi)了在組件晶片上堆疊有開(kāi)關(guān)晶片的交叉點(diǎn)開(kāi)關(guān)。所述交叉點(diǎn)開(kāi)關(guān)容許通過(guò)添加開(kāi)關(guān)晶片提供擴(kuò)展性。所述開(kāi)關(guān)晶片包括入口開(kāi)關(guān)，所述入口開(kāi)關(guān)連接至多路復(fù)用器，所述多路復(fù)用器連接至中間級(jí)開(kāi)關(guān)。所述入口開(kāi)關(guān)的輸入和輸出經(jīng)由硅通孔(TSV)連接至開(kāi)關(guān)接口區(qū)域。所述入口開(kāi)關(guān)的輸出經(jīng)由TSV還連接至多路復(fù)用器以路由至上方的開(kāi)關(guān)晶片的中間級(jí)開(kāi)關(guān)。如果開(kāi)關(guān)晶片堆疊在另一開(kāi)關(guān)晶片上，那么入口開(kāi)關(guān)的輸出經(jīng)由TSV連接至多路復(fù)用器以路由至下方的開(kāi)關(guān)晶片的中間級(jí)開(kāi)關(guān)。通過(guò)添加開(kāi)關(guān)晶片，所述開(kāi)關(guān)能夠配置用來(lái)增大端口數(shù)量以及端口寬度。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及縱橫開(kāi)關(guān)(crossbar switch)，更加具體地，涉及可擴(kuò)展的三維交叉點(diǎn)開(kāi)關(guān)(cross-point switch)。

背景技術(shù)

為了適當(dāng)?shù)貙?shù)據(jù)路由至集成電路的不同的邏輯和算法組件并適當(dāng)?shù)貙?shù)據(jù)從集成電路的不同的邏輯和算法組件路由出來(lái)，集成電路中的開(kāi)關(guān)是必需的。隨著集成計(jì)算電路的復(fù)雜度增加，對(duì)于使各種組件之間能夠進(jìn)行數(shù)據(jù)路由的更加靈活的開(kāi)關(guān)的需求也增大。例如，大容量開(kāi)關(guān)有益于諸如現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)等可編程硬件，其中，邏輯組件可以具有根據(jù)執(zhí)行功能所需的邏輯組件的被配置子集而變化的互連(interconnection)。

傳統(tǒng)的開(kāi)關(guān)的歷史可以追溯到上世紀(jì)的物理N×N電話交換機(jī)，經(jīng)過(guò)20世紀(jì)50年代發(fā)展出的多級(jí)網(wǎng)絡(luò)，直至出現(xiàn)現(xiàn)代遠(yuǎn)程電信路由器。N×N開(kāi)關(guān)能夠?qū)⒌谝欢鄠€(gè)N向輸入端口中的任何一個(gè)的數(shù)據(jù)傳送至任一個(gè)N向輸出端口。路由器的一部分可以全部或部分地以FPGA和專門集成電路(ASIC)邏輯實(shí)現(xiàn)。

Clos網(wǎng)絡(luò)是遞歸地(意思是由其它的m輸入網(wǎng)絡(luò)構(gòu)建n輸入網(wǎng)絡(luò)，其中m<n)建立N×N交叉點(diǎn)開(kāi)關(guān)的眾所周知的方法。通常的3級(jí)Clos網(wǎng)絡(luò)由縱橫開(kāi)關(guān)的入口、中間和出口網(wǎng)絡(luò)組成且具有參數(shù)r、n和m，以實(shí)現(xiàn)N×N置換網(wǎng)絡(luò)，其中N＝r*n。每個(gè)入口級(jí)縱橫開(kāi)關(guān)具有m個(gè)出口端，且存在m個(gè)中間級(jí)縱橫開(kāi)關(guān)。每個(gè)入口級(jí)開(kāi)關(guān)與每個(gè)中間級(jí)開(kāi)關(guān)之間恰好存在一個(gè)連接。存在r個(gè)出口級(jí)開(kāi)關(guān)，每個(gè)出口級(jí)開(kāi)關(guān)具有m個(gè)輸入和n個(gè)輸出。每個(gè)中間級(jí)開(kāi)關(guān)恰好僅一次地連接至每個(gè)出口級(jí)開(kāi)關(guān)。因此，入口級(jí)具有r個(gè)開(kāi)關(guān)，各開(kāi)關(guān)具有n個(gè)輸入和m個(gè)輸出。中間級(jí)具有m個(gè)開(kāi)關(guān)，各開(kāi)關(guān)具有r個(gè)輸入和r個(gè)輸出。出口級(jí)具有r個(gè)開(kāi)關(guān)，各開(kāi)關(guān)具有m個(gè)輸入和n個(gè)輸出。

這樣的網(wǎng)絡(luò)可以具有不同的類別，諸如阻塞、無(wú)阻塞和可重排等等。如果m≥2n-1，那么網(wǎng)絡(luò)是無(wú)阻塞網(wǎng)絡(luò)，意味著在不破壞任何現(xiàn)有連接的情況下可以建立新的連接。如果m>n，則網(wǎng)絡(luò)是可重組網(wǎng)絡(luò)而不是無(wú)阻塞網(wǎng)絡(luò)，因?yàn)橹挥性诟淖兡骋换蚰承┈F(xiàn)有連接的情況下才可以得到新的解決方案。

如上所述，在基于數(shù)據(jù)包的交換以及光學(xué)傳輸中，交叉點(diǎn)開(kāi)關(guān)在數(shù)據(jù)通信應(yīng)用中非常重要。然而，在可編程硬件的情況下，因?yàn)椴煌膽?yīng)用需要數(shù)量可變的待連接的邏輯組件，所以不同的應(yīng)用通常需要不同的交叉點(diǎn)結(jié)構(gòu)。為了維持可編程硬件的靈活性，作出使交叉點(diǎn)開(kāi)關(guān)硬化在FPGA晶片(FPGA die)上的任何設(shè)計(jì)決定，從成本和使用的角度來(lái)說(shuō)是難以自證合理的命題，因?yàn)檫@樣的硬化開(kāi)關(guān)必須具有最大連接能力以用于FPGA晶片可能被構(gòu)造用于的各種應(yīng)用。

FPGA用戶可能具有這樣的應(yīng)用：需要交叉點(diǎn)開(kāi)關(guān)連接FPGA晶片上的不同組件以實(shí)現(xiàn)所述應(yīng)用。然而，不同的用戶應(yīng)用程序之間的開(kāi)關(guān)組成可能不同，使得普通的硬化邏輯方案非常難以適應(yīng)各種各樣的用戶需求。例如，一個(gè)用戶可能需要每個(gè)端口為100位寬的64個(gè)端口。相對(duì)地，第二個(gè)用戶可能需要每個(gè)端口為400位寬的16個(gè)端口。兩個(gè)用戶都需要具有相同數(shù)量的輸入和輸出的交叉點(diǎn)開(kāi)關(guān)。同時(shí)滿足這兩個(gè)用戶需求的硬化方案非常難以建立。這樣的傳統(tǒng)的硬化邏輯方案將需要以任一用戶所需的最大參數(shù)來(lái)建立交叉點(diǎn)開(kāi)關(guān)，例如每個(gè)端口為400位寬的64個(gè)端口。這樣的設(shè)計(jì)雖然滿足這兩個(gè)用戶的需求，但是增加了器件的成本和復(fù)雜度。

發(fā)明內(nèi)容