[發明專利]一種開漏輸出端口的ESD保護電路

有效

• 申請號: 201510253742.X
• 申請日: 2015-05-19
• 公開（公告）號: CN104821312B
• 公開（公告）日: 2017-12-15
• 發明（設計）人: 呂江萍
• 申請（專利權）人: 中國兵器工業集團第二一四研究所蘇州研發中心
• 主分類號: H01L23/60
• 分類號: H01L23/60
• 代理公司: 南京縱橫知識產權代理有限公司32224
• 代理人: 董建林,耿英

技術領域

本發明屬于半導體集成電路中靜電放電保護技術領域，尤其涉及一種開漏輸出端口的ESD保護電路。

背景技術

集成電路一般都需要在I/O端口處進行ESD保護電路設計，以保護芯片I/O端口的ESD（Electro-Static discharge，靜電釋放）能力，但在一些集成電路中，存在一種開漏輸出端口，輸出管的漏極上沒有接上任何負載的電路形式，不能構成完整的邏輯，需要由外接電路提供電流通路，才能構成完整的邏輯運算功能，圖1中是NMOS的開漏輸出結構，電路內部控制信號控制NMOS管工作的方式。輸出管一般是大尺寸的晶體管，自身利用NMOS晶體管MN1的寄生二極管D1具有一定的ESD保護能力，一般不需要在其輸出端口加ESD保護結構，但在非正常工作狀態或者進行ESD試驗時，由于該端口對電源VDD間無ESD電流泄放通道，有可能通過寄生電容C1、C2的耦合導致控制信號的電路或者該輸出管的柵極損壞，如果在輸出端口加對電源的ESD保護電路，會影響開漏輸出電路的正常工作狀態。

發明內容

針對上述問題，本發明提出了一種開漏輸出端口的ESD保護電路，增加對電源地的ESD電流泄放通路，提高該輸出端口的ESD能力。

為解決上述技術問題，本發明提供一種開漏輸出端口的ESD保護電路，包括由控制信號控制的開漏輸出管，開漏輸出管輸出為PAD端，開漏輸出管自身具有形成于源極和漏極間的寄生二極管和柵極與漏極間的第一寄生電容、柵極與源極間的第二寄生電容；

其特征是，

控制信號與開漏輸出管柵極之間設置ESD保護電路，對控制信號的輸出和開漏輸出管的輸入進行隔離。

ESD保護電路包括對電源的保護電路和對地的保護電路。

對電源的ESD保護電路采用PMOS器件的柵源短接方式；對地的ESD保護電路ESD2采用NMOS器件的柵源短接方式實現。

電源的保護電路設置在電源VDD與開漏輸出管的柵極之間；對地的保護電路設置在開漏輸出管的柵極與地VSS之間。

控制信號控制開漏輸出管的導通與截止，其驅動能力與開漏輸出管的尺寸相匹配。

開漏輸出管在導通工作狀態時，ESD保護電路不工作；開漏輸出管在截止工作狀態或ESD測試時，ESD電流通過該ESD保護電路進行泄放。

開漏輸出管是大尺寸的MOS管(NMOS或PMOS)，版圖按照ESD設計規則進行設計，ESD保護電路就近放置在開漏輸出管的周圍。

本發明所達到的有益效果：

本發明的開漏輸出端口的ESD保護電路，和原有的開漏輸出管相比，該電路提供了各種狀態下的ESD電流泄放通路，進一步提高了ESD保護能力，同時，該電路簡單，方便集成。

附圖說明

圖1 是NMOS開漏輸出電路示意圖。

圖2 是NMOS開漏輸出電路的ESD保護示意圖。

圖3 是NMOS開漏輸出電路的ESD保護電路示意圖。

圖4 是PMOS開漏輸出電路的ESD保護電路示意圖。

具體實施方式

以下結合附圖對本發明進行詳細說明。

開漏輸出端口的ESD保護電路主要包括電源VDD、地VSS、開漏輸出管MN1、控制信號、對電源VDD、地VSS的ESD保護電路ESD1、ESD2和輸出PAD，如圖2。

控制信號控制開漏輸出管的導通與截止，其驅動能力與開漏輸出管的尺寸相匹配；ESD保護電路包括對電源、地的保護電路ESD1、ESD2，放置在控制信號與開漏輸出管之間，對控制信號電路的輸出和開漏輸出管的輸入進行隔離。

開漏輸出管MN1在導通工作狀態時，ESD保護電路不工作；在截止工作狀態或ESD試驗時，ESD電流通過ESD保護電路進行泄放。

圖3中是一個具體的ESD保護電路實現方式，對電源的ESD保護電路ESD1，采用PMOS器件的MP2柵源短接方式實現；對地的ESD保護電路ESD2，采用NMOS器件的MN2柵源短接方式實現。開漏輸出管是大尺寸的MOS管(NMOS或PMOS)，版圖按照ESD設計規則進行設計，ESD保護電路就近放置在開漏輸出管的周圍。

該開漏輸出管ESD保護電路的工作原理如下：

1．開漏輸出管在正常工作狀態