[發明專利]電路、時間數字轉換器、集成電路以及相應方法

有效

• 申請號: 201510253117.5
• 申請日: 2015-05-18
• 公開（公告）號: CN105306045B
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 斯蒂芬·特爾蒂尼克;安德烈亞斯·賴斯特納
• 申請（專利權）人: 英特爾IP公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/18
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

1.一種根據參考信號產生輸出信號的電路，包括：

可控振蕩器，被配置為基于控制信號產生輸出信號；

輸入信號處理電路，被配置為接收參考信號并產生指示所述參考信號和所述輸出信號或從所述輸出信號導出的信號之間的相位關系的數字值序列；以及

數字數據處理電路，被配置為以低于所述數字值序列的頻率的頻率產生處理值序列，其中，每一個處理值基于所述數字值序列中的若干數字值，并且

其中，所述控制信號基于所述處理值序列。

2.根據權利要求1所述的電路，其中，所述數字數據處理電路被配置為通過對所述若干數字值進行數字化處理從而產生所述處理值序列。

3.根據權利要求1所述的電路，還包括耦合于所述數字數據處理電路和所述可控振蕩器之間的環路濾波器，所述環路濾波器被配置為基于所述處理值來產生所述控制信號。

4.根據權利要求1-3中任一項權利要求所述的電路，還包括耦合于所述可控振蕩器和所述輸入信號處理電路之間的分頻器，所述分頻器向所述輸入信號處理電路提供反饋信號作為從所述輸出信號導出的信號，所述反饋信號是分頻輸出信號。

5.根據權利要求4所述的電路，其中，所述分頻器是多模分割器，所述多模分割器被配置為響應于分割器控制信號而利用至少兩個不同分割器中的一個對所述輸出信號的頻率進行分割，從而提供所述反饋信號。

6.根據權利要求5所述的電路，還包括分割器控制電路，所述分割器控制電路被配置為基于控制值產生所述分割器控制信號。

7.根據權利要求6所述的電路，其中，所述分割器控制電路被配置為產生所述分割器控制信號，以使得所述多模分割器在所述至少兩個不同分割器間切換。

8.根據權利要求5所述的電路，其中，所述分割器控制電路以比所述處理值序列的頻率高的運行頻率運行。

9.根據權利要求8所述的電路，其中，所述分割器控制電路以與所述數字值序列的頻率相同的運行頻率運行。

10.根據權利要求6所述的電路，其中，所述分割器控制電路包括Σ-Δ調制器，所述Σ-Δ調制器產生所述分割器控制信號。

11.根據權利要求10所述的電路，其中，所述分割器控制電路還包括分割器，所述分割器根據所述數字值序列的頻率相對于所述處理值序列的頻率的比值來對所述控制值進行分割。

12.根據權利要求5所述的電路，還包括耦合于所述輸入信號處理電路和所述可控振蕩器之間的噪聲消除電路，所述噪聲消除電路被配置為對因所述分割器的切換引起的相位偏移進行補償。

13.根據權利要求12所述的電路，其中，所述噪聲消除電路包括積分器，所述積分器被配置為對表示增量相位偏移的值進行積分，從而得到表示總相位偏移的值。

14.根據權利要求13所述的電路，還包括另外的數字數據處理電路，所述另外的數字數據處理電路產生表示所述總相位偏移的值序列。

15.根據權利要求14所述的電路，其中，所述另外的數字數據處理電路被配置為利用與所述數字數據處理電路相同的系統函數產生表示所述總相位偏移的值序列，其中，所述系統函數指示對所述若干數字值進行的以得到處理值的處理。

16.根據權利要求14所述的電路，其中，所述噪聲消除電路還包括倍增器，所述倍增器被配置為基于表示所述總相位偏移的值序列而產生消除信號，其中，所述噪聲消除電路被配置為將所述消除信號與所述噪聲消除電路接收到的信號進行組合。