[發(fā)明專利]一種流水線可逆CPU設計與仿真系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201510242080.6
• 申請日: 2015-05-13
• 公開（公告）號: CN104866458B
• 公開（公告）日: 2017-12-22
• 發(fā)明（設計）人: 衛(wèi)麗華;朱鵬程
• 申請（專利權）人: 南通理工學院
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F17/50
• 代理公司: 蘇州華博知識產(chǎn)權代理有限公司32232
• 代理人: 魏亮芳

1.一種流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述流水線可逆CPU采用多種可逆指令進行操作，且所述可逆指令采用多條并行流水線來執(zhí)行，所述流水線包括多個執(zhí)行階段；

所述流水線可逆CPU包括：

運算器，用于進行算術運算；

寄存器組，用于對計算過程中的中間數(shù)據(jù)進行存儲；

數(shù)據(jù)存儲器，用于對數(shù)據(jù)進行存儲；

指令存儲器，用于對所述可逆指令進行存儲；

控制邏輯器，用于根據(jù)操作碼生成操作信號；

逆控制邏輯器，用于根據(jù)操作信號還原操作碼；

DIR方向寄存器，用于控制執(zhí)行方向；

PC程序計數(shù)器，用于指向當前所述可逆指令；

PPC先前程序計數(shù)器，用于指向當前所述可逆指令的前一條所述可逆指令；

BR跳轉(zhuǎn)寄存器，用于實現(xiàn)指令的跳轉(zhuǎn)。

2.根據(jù)權利要求1所述的流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述流水線包括七個執(zhí)行階段，依次為：取指令階段、指令譯碼階段、讀寄存器階段、執(zhí)行運算/訪問存儲器階段、寫寄存器階段、指令編碼階段以及返回指令階段。

3.根據(jù)權利要求2所述的流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述流水線的執(zhí)行階段具有對稱性。

4.根據(jù)權利要求3所述的流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述流水線可逆CPU包括：

IF/ID段寄存器，用于保存所述取指令階段與所述指令譯碼階段之間的數(shù)據(jù)；

ID/RR段寄存器，用于保存所述指令譯碼階段與所述讀寄存器階段之間的數(shù)據(jù)；

RR/EXE段寄存器，用于保存所述讀寄存器階段與所述執(zhí)行運算/訪問存儲器階段之間的數(shù)據(jù)；

EXE/WR段寄存器，用于保存所述執(zhí)行運算/訪問存儲器階段與所述寫寄存器階段之間的數(shù)據(jù)；

WR/IE段寄存器，用于保存所述寫寄存器階段與所述指令編碼階段之間的數(shù)據(jù)；

IE/IR段寄存器，用于保存所述指令編碼階段與所述返回指令階段之間的數(shù)據(jù)。

5.根據(jù)權利要求4所述的流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述流水線可逆CPU還包括數(shù)據(jù)冒險檢測轉(zhuǎn)換單元。

6.根據(jù)權利要求5所述的流水線可逆CPU設計與仿真系統(tǒng)，其特征在于，所述數(shù)據(jù)冒險檢測轉(zhuǎn)換單元包括：

Read-Read轉(zhuǎn)發(fā)器，用于測試所述ID/RR段寄存器中的寄存器ID字段和所述RR/EXE的源操作數(shù)寄存器ID字段是否有交集；

如有交集，則選擇轉(zhuǎn)發(fā)自所述RR/EXE段寄存器的相應數(shù)據(jù)作為該所述可逆指令執(zhí)行階段的操作數(shù)；

如沒有交集，則選擇來自于所述寄存器組的相應數(shù)據(jù)作為該所述可逆指令執(zhí)行階段的操作數(shù)；

Write-Read轉(zhuǎn)發(fā)器，判斷所述RR/EXE段寄存器中的任一操作數(shù)和所述EXE/WR段寄存器中的目的操作數(shù)是否出自相同寄存器；

若出自相同的寄存器，則將存儲于所述EXE/WR段寄存器中的相應數(shù)據(jù)轉(zhuǎn)發(fā)至所述運算器的輸入端；

若不是出自相同的寄存器，則將存儲于所述RR/EXE段寄存器中的相應數(shù)據(jù)轉(zhuǎn)發(fā)至所述運算器的輸入端。