[發明專利]一種降低信號干擾的計算機主板

在審

• 申請號: 201510203909.1
• 申請日: 2015-04-27
• 公開（公告）號: CN104765708A
• 公開（公告）日: 2015-07-08
• 發明（設計）人: 杜志剛
• 申請（專利權）人: 杜志剛
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種降低信號干擾的計算機主板，包括CPU（1）、南橋芯片組（2）、數據采集接口（3）、第一PCI擴展接口（4）、PCI擴展接口（5）、第二PCI擴展接口（6），其特征在于：所述CPU（1）與南橋芯片組（2）連接，所述南橋芯片（2）組通過數據采集接口（3）與第一PCI擴展接口（4）和PCI擴展接口（5）連接，所述PCI擴展接口（5）與第二PCI擴展接口（6）連接，所述CPU（1）包括第一CPU（7）、第二CPU（8）、第三CPU（9）、第四CPU（10），所述第一CPU（7）具有彼此相連接的第一節點（11）和第二節點（12），所述第二CPU（8）具有彼此相連接的第三節點（13）和第四節點（14），所述第三CPU（9）具有彼此相連接的第五節點（15）和第六節點（16），所述第四CPU（10）具有彼此相連接的第七節點（17）和第八節點（18），所述第一節點（11）分別與第三節點（13）和第五節（15）點連接，所述第二節點（12）分別與第三節點（13）和第六節（16）點連接，所述第三節點（13）分別與第五節點（15）和第七節點（17）連接，所述第四節點（14）分別于第六節點（16）和第八節點（18）連接，所述第五節點（15）分別與第七節點（17）和第八節點（18）連接。

2.根據權利要求1所述的一種降低信號干擾的計算機主板，其特征在于：所述第一PCI擴展接口（4）包括有六個，所述第二PCI擴展接口（6）有四個。

3.??根據權利要求1所述的一種降低信號干擾的計算機主板，其特征在于：所述第一節點（11）與第五節點（15）、第二節點（12）與第三節點（13）、第三節點（13）與第五節點（15）、第三節點（13）與第七節點（17）、第四節點（14）與第六節點（16）以及第五節點（15）與第八節點（18）之間通過8bitHT總線連接。

4.根據權利要求1所述的一種降低信號干擾的計算機主板，其特征在于：所述第一節點（11）與第三節點（13）、第二節點（12）與第六節點（16）、第四節點（14）與第八節點（18）、第五節點（15）與第七節點（17）之間通過16bitHT總線連接。