[發明專利]GaN HEMT低界面態絕緣柵及制作方法在審

申請號：	201510203469.X	申請日：	2015-04-27
公開（公告）號：	CN104952916A	公開（公告）日：	2015-09-30
發明（設計）人：	孔岑;廖蕾;周建軍;孔月嬋;張凱	申請（專利權）人：	中國電子科技集團公司第五十五研究所
主分類號：	H01L29/423	分類號：	H01L29/423;H01L21/28
代理公司：	南京君陶專利商標代理有限公司 32215	代理人：	沈根水
地址：	210016 ***	國省代碼：	江蘇;32
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	gan hemt 界面絕緣制作方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及的是一種在氮化鎵（GaN）外延材料上利用光刻工藝、干法刻蝕工藝、電子束蒸發工藝、原子層淀積工藝等相結合實現低界面態絕緣柵及制作方法，屬于半導體器件制備的技術領域。

背景技術

第三代半導體材料GaN相對于硅（Si）材料具有禁帶寬度寬、臨界擊穿場強大、飽和漂移速度高、介電常數小以及良好的化學穩定性等特點，尤其是基于GaN材料的鋁鎵氮/氮化鎵（AlGaN/GaN）異質結構更是具有高電子遷??移率的特點；使得基于AlGaN/GaN結構的高電子遷移率晶體管（High?Electron?Mobility?Transistor，HEMT）功率電子器件具有高頻率、高耐壓、高工作溫度和小體積等優點，使其在高性能、低成本的新型功率電子器件研究中成為熱點；肖特基柵是常規GaN器件所用的柵結構，但是該結構具有擊穿電壓低，反向漏電較大等缺點。金屬（Metal）-絕緣柵介質（Insulator）-半導體（Semiconductor）MIS結構能夠有效的改善上述問題，因此得到了廣泛的研究；?比較有代表性的MIS結構GaN?HEMT器件是日本富士通公司報道的采用原子層淀積（ALD）制作的氧化鋁（Al2O3）絕緣柵介質的MIS結構GaN?HEMT（Enhancement-Mode?GaN?MIS-HEMTs?With?n-GaN/i-AlN/n-GaN?Triple?Cap?Layer?and?High-k?Gate?Dielectrics,?IEEE?ELECTRON?DEVICE?LETTERS,?2010.3,?Vol.31(3),?189-191），而采用常規方法制作絕緣柵介質，容易在介質和半導體之間產生較高的界面態。界面態將嚴重的影響器件性能，如引起器件閾值電壓漂移等，嚴重影響器件的可靠性。

發明內容

本發明提出的是一種GaN?HEMT低界面態絕緣柵的制作方法，其目的旨在解決現有GaN器件肖特基柵擊穿電壓低、反向漏電較大以及傳統MIS結構柵界面態嚴重等問題，通過引入緩沖層的方法，大大降低了MIS結構柵界面態，并且該制作方法與現有GaN?HEMT器件制作工藝完全兼容，可廣泛應用于各類MIS結構GaN器件的制備工藝中。

本發明的技術解決方案：GaN?HEMT低界面態絕緣柵，其結構是AlGaN/GaN異質結材料1上是SiN鈍化層2，SiN鈍化層2上是YO氧化層5，YO氧化層5上是HfO₂介質6，HfO₂介質6的中間是柵帽金屬7。

其制作方法，包括如下步驟：

1）在已生長SiN鈍化層（2）的AlGaN/GaN異質結材料（1）上通過光刻或電子束曝光、介質刻蝕、去膠獲得SiN柵腳圖形（3），露出AlGaN/GaN材料表面；

2）利用電感耦合等離子體刻蝕（ICP）工藝將SiN柵腳圖形中的AlGaN刻蝕1-20nm；

3）利用電子束蒸發工藝在基片表面淀積一層金屬（4）：

4）利用原子層淀積工藝通過氧氣氧化的金屬（4），得到氧化層（5）；

5）利用原子層淀積工藝淀積介質（6）；

6）利用光刻或電子束曝光、電子束蒸發、剝離工藝，得到柵帽金屬（7）。

本發明與現有技術相比，其顯著優點為：（1）采用金屬Y氧化形成的YO作為緩沖層，大大降低了絕緣層和半導體之間的界面態；（2）所有工藝過程環境溫度均不超過100℃，對GaN器件性能影響極小；（3）整個制備工藝步驟簡單，且與現有GaN器件制作工藝完全兼容。

附圖說明

圖1是GaN?HEMT低界面態絕緣柵的結構示意圖。

圖2（a）是GaN?HEMT低界面態絕緣柵制備工藝中露出AlGaN/GaN材料表面的示意圖。