[發(fā)明專利]用于超大面陣拼接CMOS圖像傳感器的復用型像元控制電路

有效

• 申請?zhí)枺?/td>: 201510188891.2
• 申請日: 2015-04-20
• 公開（公告）號: CN104796636B
• 公開（公告）日: 2017-12-12
• 發(fā)明（設計）人: 張先嬈;汪西虎;徐晚成;張曼
• 申請（專利權）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/353;H04N5/378
• 代理公司: 西安通大專利代理有限責任公司61200
• 代理人: 徐文權

技術領域

本發(fā)明屬于CMOS圖像傳感器技術領域，具體涉及一種用于超大面陣拼接CMOS圖像傳感器的復用型像元控制電路。

背景技術

圖像傳感器的作用主要進行數(shù)字圖像采集，將采集的光信號轉變?yōu)殡娦盘枴Ｄ壳耙呀洿笠?guī)模商用的圖像傳感器主要分為CCD和CMOS兩大類型。CMOS圖像傳感器相較于CCD圖像傳感器具有低功耗、低成本和兼容性高等優(yōu)點，被廣泛應用于航空航天、生物技術及消費電子領域中。

隨著應用范圍的擴大，消費者對圖像尺寸提出更高要求，大規(guī)模圖像傳感器需求日益增多。傳統(tǒng)的圖像傳感器設計方法往往只注重提高分辨率或幀率，忽略了芯片規(guī)模增大帶來的工藝要求高，實現(xiàn)困難，制造成本日益攀升的問題。因此，迫切需要以一種可支持拼接及版圖復用的圖像傳感器設計結構，降低芯片制造門檻和曝光次數(shù)。而目前圖像傳感器中控制行開窗的像元行控制電路普遍采用傳統(tǒng)的譯碼電路，難以克服無法復用的缺點，因此如何改進像元行控制電路，以較小的電路結構及可復用的設計實現(xiàn)成為目前的設計難點。

發(fā)明內容

本發(fā)明的目的在于克服上述不足，提供一種用于超大面陣拼接CMOS圖像傳感器的復用型像元控制電路，該電路產生圖像傳感器像元面陣的行選控制信號，支持圖像傳感器的開窗、合并等多種工作模式，具有設計結構簡單、重復程度高、可移植性好等特點。

為了達到上述目的，本發(fā)明包括L級串行像元控制子電路A，每級串行像元控制子電路A能夠產生I行像元的控制信號，能夠產生控制像元陣列規(guī)模為I×L行的圖像傳感器中產生行控制信號，每個串行像元控制子電路A為最小可復用單元，包括K級串行像元控制子電路B和開窗地址選通電路，每個串行像元控制子電路B為一個基本開窗單元，每個串行像元控制子電路B產生I/K行像元的控制信號，每個像元控制子電路B包括W級最小像元控制子電路C。

所述最小像元控制子電路C包括四個D觸發(fā)器、兩個輸入多路選擇器、S-R觸發(fā)器和與非門組合邏輯結構；第一D觸發(fā)器的輸入端連接上一級最小像元控制子電路C輸出的積分指針信號，第一D觸發(fā)器的輸出端連接S-R觸發(fā)器的S端、與非門組合邏輯結構和第一輸入多路選擇器的第一輸入端，第一輸入多路選擇器的第二輸入端連接上一級最小像元控制子電路C輸出的積分指針信號，第一輸入多路選擇器的輸出端通過第二D觸發(fā)器連接與非門組合邏輯結構和下一級最小像元控制子電路C；第三D觸發(fā)器的輸入端連接上一級最小像元控制子電路C輸出的讀出指針信號，第三D觸發(fā)器的輸出端連接S-R觸發(fā)器的R端、與非門組合邏輯結構和第二輸入多路選擇器的第一輸入端，第二輸入多路選擇器的第二輸入端連接上一級最小像元控制子電路C輸出的讀出指針信號，第二輸入多路選擇器的輸出端通過第四D觸發(fā)器連接與非門組合邏輯結構和下一級最小像元控制子電路C；S-R觸發(fā)器的輸出端連接與非門組合邏輯結構；

首端最小像元控制子電路C連接外端的積分指針信號和地線，末端最小像元控制子電路C將指針輸出到芯片外部。

所述與非門組合邏輯結構的輸入端接入像元復位管周期信號、像元行選管周期信號和像元傳輸管周期信號，與非門組合邏輯結構的輸出能夠分別控制偶數(shù)行傳輸管，奇數(shù)行傳輸管，行選管和復位管。

所述開窗地址選通電路包括接收串行像元控制子電路A地址差異信號的管殼鍵合指區(qū)，管殼鍵合指區(qū)包括VDDIO電源線和GNDIO地線，每個復用單元對應一組I/O，根據(jù)復用單元在整體芯片中的位置不同，I/O PAD通過鍵合絲與VDDIO電源線或GNDIO地線連接，產生不同的地址參考信號，并與開窗地址的高位信號一起接入比較器產生塊選通信號S1，開窗地址的低位信號與塊選通信號S1接入地址譯碼電路，產生串行像元控制子電路B的行選通信號S2。

與現(xiàn)有技術相比，本發(fā)明包括L級串行像元控制子電路A，每個串行像元控制子電路A包括K級串行像元控制子電路B和開窗地址選通電路，每個像元控制子電路B包括W級最小像元控制子電路C，從而實現(xiàn)了復用型電路的開窗功能，本發(fā)明的電路結構精簡，控制可靠，具有優(yōu)良的可擴展性與可復用性，可應用于不同面陣規(guī)模的CMOS圖像傳感器芯片電路。

進一步的，本發(fā)明以兩個輸入多路選擇器，產生每行像元的控制指針信號，將像元陣列的行選管、復位管和傳輸管的周期控制信號依次選通，輸出至像元面陣，實現(xiàn)了對像元面陣的曝光與讀出控制功能，且支持開窗與像元合并功能。

附圖說明

圖1為本發(fā)明的結構示意圖；

圖2為本發(fā)明時序實現(xiàn)方案示意圖；

圖3為本發(fā)明最小像元控制子電路C的結構示意圖；