[發(fā)明專(zhuān)利]一種容量可擴(kuò)展的星載大容量存儲(chǔ)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201510180494.0
• 申請(qǐng)日: 2015-04-16
• 公開(kāi)（公告）號(hào): CN104750437B
• 公開(kāi)（公告）日: 2017-10-13
• 發(fā)明（設(shè)計(jì)）人: 趙雪綱;康旭輝;王寧;王鳳陽(yáng);申景詩(shī)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)航天科技集團(tuán)公司第五研究院第五一三研究所
• 主分類(lèi)號(hào): G06F3/06
• 分類(lèi)號(hào): G06F3/06
• 代理公司: 北京理工大學(xué)專(zhuān)利中心11120
• 代理人: 高燕燕,仇蕾安

1.一種容量可擴(kuò)展的星載大容量存儲(chǔ)系統(tǒng)，其特征在于，該系統(tǒng)為雙總線架構(gòu)，包括電源組件、控制和接口組件以及一個(gè)以上存儲(chǔ)組件，各組件之間均通過(guò)層疊式電連接器連接，其中層疊式電連接器中具有多個(gè)傳輸節(jié)點(diǎn)，分別用于傳輸RS485總線信號(hào)、M-LVDS總線信號(hào)以及電源信號(hào)；其中、RS485總線以及M-LVDS總線中均以控制和接口組件為主設(shè)備；各組件以堆疊的方式放置；

所述電源組件包括順次相連的過(guò)流保護(hù)電路、浪涌抑制電路、濾波電路和DC/DC電路，其中將衛(wèi)星平臺(tái)提供的一次電源輸入至過(guò)流保護(hù)電路，由所述DC/DC電路轉(zhuǎn)換成其他各組件所需的二次電源；

所述控制和接口組件包括數(shù)據(jù)存儲(chǔ)FPGA芯片和控制MCU芯片，控制MCU芯片連接至數(shù)據(jù)存儲(chǔ)FPGA芯片的控制端；

所述數(shù)據(jù)存儲(chǔ)FPGA芯片通過(guò)M-LVDS總線接口連接至M-LVDS總線，通過(guò)M-LVDS總線將輸入數(shù)據(jù)進(jìn)行路由分發(fā)至各存儲(chǔ)組件，各存儲(chǔ)組件的回放數(shù)據(jù)也通過(guò)M-LVDS總線進(jìn)入到數(shù)據(jù)存儲(chǔ)FPGA芯片中；數(shù)據(jù)存儲(chǔ)FPGA芯片通過(guò)高速數(shù)據(jù)輸入/輸出接口連接衛(wèi)星或其他外部設(shè)備，用于接收衛(wèi)星或其他外部設(shè)備的輸入數(shù)據(jù)，同時(shí)將各存儲(chǔ)組件的回放數(shù)據(jù)通過(guò)高速數(shù)據(jù)輸入/輸出接口回放輸出至衛(wèi)星或者其他外部設(shè)備；

所述控制MCU芯片通過(guò)RS485總線接口連接至RS485總線，用于對(duì)各存儲(chǔ)組件進(jìn)行識(shí)別管理，存儲(chǔ)每個(gè)存儲(chǔ)組件的ID以及該存儲(chǔ)系統(tǒng)總的有效存儲(chǔ)容量；控制MCU芯片通過(guò)總線接口連接衛(wèi)星平臺(tái)上的指令總線，接收并解析總線指令，根據(jù)總線指令控制所述數(shù)據(jù)存儲(chǔ)FPGA芯片進(jìn)行數(shù)據(jù)的輸入和回放；

所述存儲(chǔ)組件由邏輯控制FPGA和配置程序管理FPGA構(gòu)成，其中所述配置程序管理FPGA通過(guò)RS485總線接口連接至RS485總線；所述邏輯控制FPGA通過(guò)M-LVDS總線接口連接至M-LVDS總線，用于完成輸入數(shù)據(jù)的存儲(chǔ)以及回放數(shù)據(jù)的回放處理；

針對(duì)每一個(gè)存儲(chǔ)組件，在其邏輯控制FPGA選取多個(gè)預(yù)留的IO管腳固化其電平高低狀態(tài)，作為標(biāo)識(shí)該存儲(chǔ)組件的ID供所述控制MCU芯片進(jìn)行識(shí)別管理。

2.如權(quán)利要求1所述的一種容量可擴(kuò)展的星載大容量存儲(chǔ)系統(tǒng)，其特征在于，所述M-LVDS總線采用半雙工16bit數(shù)據(jù)并行模式的M-LVDS總線，共18對(duì)差分信號(hào)，包括：1對(duì)門(mén)控信號(hào)、1對(duì)時(shí)鐘信號(hào)、16對(duì)數(shù)據(jù)信號(hào)，其中時(shí)鐘信號(hào)速率采用100MHz。

3.如權(quán)利要求1所述的一種容量可擴(kuò)展的星載大容量存儲(chǔ)系統(tǒng)，其特征在于，所述控制MCU芯片通過(guò)RS485總線接口連接至RS485總線，用于對(duì)各存儲(chǔ)組件進(jìn)行識(shí)別和管理，分為識(shí)別和管理兩個(gè)部分：

步驟一、控制MCU芯片采用ID地址輪詢(xún)—應(yīng)答的方式對(duì)各存儲(chǔ)組件進(jìn)行識(shí)別，具體分為如下步驟：

步驟1)、控制和接口組件通過(guò)RS485總線向連接在其上的所有存儲(chǔ)組件發(fā)送一一對(duì)應(yīng)的輪詢(xún)檢測(cè)指令，每個(gè)輪詢(xún)檢測(cè)指令中具有對(duì)應(yīng)存儲(chǔ)組件的ID標(biāo)識(shí)；

步驟2)、RS485總線上的存儲(chǔ)組件接收到ID標(biāo)識(shí)與自身ID一致的輪詢(xún)檢測(cè)指令后，在1ms內(nèi)應(yīng)答控制和接口組件；

步驟3)、控制和接口組件完成總線上所有組件的輪詢(xún)檢測(cè)后，確定所有存儲(chǔ)組件數(shù)量及其各自的ID；

步驟4)、控制和接口組件根據(jù)所有存儲(chǔ)組件的數(shù)量計(jì)算出存儲(chǔ)系統(tǒng)總的有效存儲(chǔ)容量，保存各存儲(chǔ)組件的ID和存儲(chǔ)容量以及總的有效存儲(chǔ)容量，并建立回放數(shù)據(jù)列表用于保存各存儲(chǔ)組件中數(shù)據(jù)的存儲(chǔ)信息；

步驟二、控制MCU芯片對(duì)各存儲(chǔ)組件的管理包括兩部分：

若控制MCU芯片接收到外部指令總線給出的數(shù)據(jù)記錄指令，該控制MCU芯片根據(jù)該數(shù)據(jù)記錄指令為數(shù)據(jù)分配存儲(chǔ)空間，并通過(guò)RS485總線將所述存儲(chǔ)空間分配至存儲(chǔ)組件中，然后更新所保存的各存儲(chǔ)組件的存儲(chǔ)容量以及總的有效存儲(chǔ)容量，同時(shí)更新回放數(shù)據(jù)列表；

若控制MCU芯片接收到外部指令總線給出的回放指令，然后讀取回放數(shù)據(jù)列表，在回放數(shù)據(jù)列表不為空的情況下，順次讀取其中數(shù)據(jù)的存儲(chǔ)信息，計(jì)算數(shù)據(jù)在其所屬存儲(chǔ)組件中的回放地址，然后通過(guò)RS485總線將所述回放地址發(fā)送至對(duì)應(yīng)的存儲(chǔ)組件進(jìn)行數(shù)據(jù)回放。