[發明專利]移位寄存器電路

有效

• 申請號: 201510147982.1
• 申請日: 2015-03-31
• 公開（公告）號: CN104751816B
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 戴超
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 廣州三環專利商標代理有限公司44202
• 代理人: 郝傳鑫,熊永強

技術領域

本發明涉及顯示領域，尤其涉及一種移位寄存電路。

背景技術

柵極驅動器設置在陣列基板上(Gate Driver on Array,GOA)是液晶顯示技術中一種高水平的設計。GOA的基本概念是將液晶顯示面板的柵極驅動器(Gate Driver)集成在玻璃基板上，以形成對液晶顯示面板的掃描驅動。在柵極驅動器的設計時，常常會用到移位寄存電路，現有移位寄存器電路的設計一般是采用COMS器件，以降低移位寄存器電路的功耗和提高所述移位寄存器電路的穩定性。然而，對于單型晶體管(比如N型晶體管)而言，還沒有單型晶體管設計的移位寄存器電路。

發明內容

本發明提供一種一種移位寄存器電路，所述移位寄存器電路包括M級移位寄存子電路，第N級移位寄存子電路包括依次電連接的第N級控制信號輸入端、時鐘信號輸出控制電路、緩沖器及第N級信號輸出端，所述第N級控制信號輸入端用于接收第N-1級移位寄存子電路的輸出信號，所述時鐘輸出控制電路包括第一晶體管及第二晶體管，所述第一晶體管包括第一柵極、第一源極及第一漏極，所述第二柵極包括第二柵極、第二源極及第二漏極，所述第一柵極接收第一時鐘信號，所述第一源極連接所述第N級控制信號輸入端以接收第N-1級移位寄存子電路的輸出信號，所述第一漏極通過一節點電連接所述第二柵極，所述第一晶體管在第一時鐘信號的控制下將第N-1級移位寄存子電路的輸出信號傳輸至所述節點，所述第二漏極接收第二時鐘信號，所述第二晶體管在所述第N-1級移位寄存子電路的輸出信號的控制下將第二時鐘信號傳輸至第二源極，所述第二源極作為所述時鐘信號輸出控制電路的輸出端電連接至所述緩沖器，所述緩沖器用于將所述第二源極輸出的信號緩沖預設時間以得到第N級移位寄存子電路的輸出信號并經由所述第N級信號輸出端輸出，其中，所述第一時鐘信號與所述第二時鐘信號均為矩形波信號，所述第一時鐘信號的高電平與所述第二時鐘信號的高電平不重合，所述第一時鐘信號的占空比小于1，所述第二時鐘信號的占空比小于1，M和N為自然數，且M大于或等于N。

其中，所述移位寄存器電路還包括第N+1級移位寄存子電路，所述第N+1級移位寄存子電路包括和所述第N級移位寄存子電路相同的元件，所述第N+1級移位寄存子電路中的第一晶體管的第一柵極接收所述第二時鐘信號，所述第N+1級移位寄存子電路中的第二晶體管的第二漏極接收所述第一時鐘信號。

其中，每級移位寄存子電路還包括第三晶體管，所述第三晶體管包括第三柵極、第三源極及第三漏極，其中，所述第三柵極接收與所述第一晶體管的第一柵極相同的時鐘信號，所述第三源極電連接所述第二漏極，所述第三漏極電連接所述第二源極。

其中，所述移位寄存器電路還包括第N+1級移位寄存子電路及第N+2級移位寄存子電路，所述第N+1級移位寄存子電路及所述第N+2級移位寄存子電路包括和所述第N級移位寄存子電路相同的元件，所述第N+1級移位寄存子電路中的第一晶體管的第一柵極接收所述第二時鐘信號，所述第N+1級移位寄存子電路中的第二晶體管的第二漏極接收第三時鐘信號，所述第N+1級移位寄存子電路的第三晶體管的第三柵極接收與所述第N+1級移位寄存子電路中的第一晶體管的第一柵極相同的時鐘信號；所述N+2級移位寄存子電路中的第一晶體管的第一柵極接收第三時鐘信號，所述第N+2級移位寄存子電路的第二晶體管的第二漏極接收第一時鐘信號，所述第N+2級移位寄存子電路的第三晶體管的第三柵極接收與第N+1級移位寄存子電路中的第一晶體管的第一柵極相同的時鐘信號，其中，所述第三時鐘信號為矩形波，所述第三時鐘信號的高電平與所述第一時鐘信號的高電平不重合，且所述第三時鐘信號的高電平與所述第二時鐘信號的高電平不重合，且所述第三時鐘信號的占空比小于1。