[發明專利]GPDSP中多層次協同與共享的存儲裝置和訪存方法

有效

• 申請號: 201510135194.0
• 申請日: 2015-03-26
• 公開（公告）號: CN104699631B
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 陳書明;陳海燕;劉勝;郭陽;萬江華;陳俊杰;陳勝剛;劉仲;王耀華;杜鵬
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F12/084
• 分類號: G06F12/084
• 代理公司: 湖南兆弘專利事務所(普通合伙)43008
• 代理人: 周長清

技術領域

本發明涉及通用計算數字信號處理器（General-Purpose Digital Signal Processor，GPDSP）技術領域，尤其涉及一種GPDSP中多層次協同與共享的存儲裝置和訪存方法。

背景技術

隨著集成電路工藝發展越來越接近晶體管的物理極限，單純依靠提高主頻來提升微處理器性能的方法將面臨著無法逾越的功耗墻問題，因而微處理器轉而向單片集成多核的方向發展。GPDSP作為一種高性能多核通用數字信號處理器，能高效地實現各類嵌入式應用和通用科學計算應用領域中大量數字信號處理，特別是對高數據密集性、并行性、局部性特點的一類應用，其具有很高的峰值計算性能。GPDSP片上集成了大量的具有較高峰值運算能力的DSP內核，由于需要很高的數據訪存帶寬才能發揮峰值運算效能，因而也面臨著存儲墻問題。

目前的多核微處理器存儲系統中，通常是采用多級緩存結構來緩解對片外訪存帶寬的壓力，例如采用每個DSP內核擁有私有的一級指令和數據緩存Cache、共享的或私有的二級或三級緩存Cache的結構，捕獲更多的時空局部性，以盡量減小存儲器的平均訪問延遲。在多核結構中，隨著晶體管尺寸的縮小和芯片面積的增大，片上緩存容量越來越大，使得存儲緩存布局從單核的集中式向分布式轉化，但這種分布式緩存共享存儲架構具有以下特點：

1）由于同一微處理器核到不同存儲體的距離存在的巨大差異，導致產生不同的數據訪問延遲；

2）多個微處理器核對同一地址空間的訪問可能具有不同的延遲；

3）多核微處理器中，各內核通過片上網絡互連，訪存延遲除了訪問距離長短，還取決于片上互連網絡的帶寬速度，因而訪存延遲長，且存在不確定性；

4）共享存儲器成為數據訪問瓶頸，需要復雜的硬件結構維護多核多層次緩存的數據一致性，影響了多核共享存儲的可伸縮性。

綜上所述，目前的分布式共享存儲器不利于GPDSP實時高效地完成數字信號處理，難以發揮其峰值運算性能。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種結構簡單緊湊、能夠實現GPDSP中單核內數據高效訪存以及核間數據高效共享，且硬件開銷小的GPDSP中多層次協同與共享的存儲裝置和訪存方法。

為解決上述技術問題，本發明提出的技術方案為：

一種面向GPDSP的多層次協同與共享存儲裝置，包括多個DSP核以及用于緩存片外存儲數據的全局共享緩存單元，各DSP核分別通過片上網絡連接所述全局共享緩存單元；每個所述DSP核均包括并行的標量存儲單元、向量陣列存儲單元，各所述DSP核通過各自的標量存儲單元、向量陣列存儲單元進行核內數據訪存，以及各所述DSP核通過所述全局共享緩存單元共享數據。

作為本發明裝置的進一步改進：還包括用于將各DSP核間數據進行同步的硬件同步單元，所述硬件同步單元與所述片上網絡連接。

作為本發明裝置的進一步改進：所述硬件同步單元包括多個相同結構的同步子體，每個同步子體包括依次連接的第二輸入緩沖模塊、仲裁調度模塊、同步鎖實例槽模塊以及返回數據選擇與緩存模塊；所述第二輸入緩沖模塊用于緩存同步請求，并發送至仲裁調度模塊進行仲裁，所述仲裁調度模塊將同步請求中用于保持訪存數據不被修改的同步鎖請求發送至同步鎖實例槽模塊進行處理、將同步請求中用于保持訪存順序的同步柵欄請求發送至同步柵欄實例槽模塊進行處理，返回數據選擇與緩存模塊接收所述同步鎖實例槽模塊、同步柵欄實例槽模塊的輸出請求，選擇最終輸出請求并緩沖未選擇的請求。

作為本發明裝置的進一步改進：所述全局共享緩存單元包括多個相同結構的Cache子體控制器，每個Cache子體控制器包括請求輸入緩沖模塊、第一訪存流水線、第二訪存流水線、輸出緩沖模塊、數據返回緩存模塊以及返回數據選擇模塊；所述第一輸入緩沖模塊接收多個訪問請求，并根據訪問請求類型發送至第一訪存流水線、第二訪存流水線進行處理或直接發送至輸出緩沖模塊，所述數據返回緩存模塊接收返回的數據并按照數據類型將接收到的所述返回數據輸出至對應的緩沖，通過返回數據選擇模塊選擇最終的返回數據。