[發明專利]FAST協議的并行解碼系統及其實現方法

在審

• 申請號: 201510125945.0
• 申請日: 2015-03-20
• 公開（公告）號: CN104699448A
• 公開（公告）日: 2015-06-10
• 發明（設計）人: 付宇卓;李函;劉婷
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F5/06
• 分類號: G06F5/06;G06Q40/04
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及FAST協議的解碼系統及其實現方法，特別是涉及一種基于FPGA的FAST協議(金融壓縮協議)的并行解碼系統及其實現方法。

背景技術

近年來，隨著國內外資本市場的快速發展，資本流動性增強，金融交易方式日益多樣化。作為一種新興的交易方式，高頻交易(High-frequency?Trading，HFT)正日益受到金融證券行業從業人員的高度關注。

高頻交易是一種應用在金融上的主要算法交易模式。準確來說，高頻交易使用了復雜的技術工具和計算機算法快速的交易證券，比如用專有的交易策略，通過電腦在秒一級甚至微秒級進行買入或者賣出。

高頻交易的單筆利潤一般很低，但是通過密集的交易，仍能保證穩定的收益。高頻交易公司通常利用強大的電腦程序進行快速交易，持股人的持股時間經常不到一秒。與技術相對落后的投資人相比，此類公司依靠IT技術優勢獲得時間優勢先行下單。現有的高頻交易基金通常下單速度已經達到微秒級別，個別基金甚至已經達到納秒級別。高頻交易的消息傳輸帶寬、延遲等方面的問題已經成為制約投資人獲利的主要瓶頸。因此，以微秒甚至納秒來計算證券交易延遲的“低延遲證券交易系統”正逐漸成為金融信息技術領域研究的熱點問題。

根據金融證券行業高頻交易系統處理的環節，交易延遲一般可以分為：網絡傳輸延遲、網卡處理與中斷延遲、進程切換和CPU處理延遲。交易延遲的影響因素涵蓋了網絡、CPU、存儲器、網絡接口性能等計算機硬件相關的因素，以及操作系統、中間件(主要為消息中間件)、應用軟件等軟件相關的因素。這些因素在不同層次上對高頻證券交易延遲造成影響。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種FAST協議的并行解碼系統及其實現方法，其可以并行分隔字段以適應萬兆以太網，可以將FAST模板信息存儲在命令模塊中使得系統更加靈活的適應模板的更換，可以并行的解碼使得解碼延遲更低。

為達上述及其它目的，本發明提出一種FAST協議的并行解碼系統，至少包括：

掩碼模塊，接收數據輸入，從輸入的數據中提取若干最高位作為停止位標志以控制該掩碼模塊的輸出，該掩碼模塊根據該若干位停止位，對輸入的數據進行字段分隔；

命令模塊，接收并存儲從該掩碼模塊中分割后的字段，然后使用狀態機控制，把輸入字段與FAST模板信息進行并行匹配；

解碼模塊，利用四個并行的解碼單元并行負責命令模塊傳遞的字段的解碼，每個單元負責一個字段的解碼。

進一步地，該掩碼模塊從64位的輸入中提取8個最高位，作為停止位標志，并根據該8位停止位，在一個周期內分隔8字節數據。

進一步地，該掩碼模塊存儲每一個周期沒有分隔的剩下的字節，與下一個周期的輸入拼接在一起，進行下一個周期的字段分隔。

進一步地，該命令模塊通過設置一個FIFO以存儲從該掩碼模塊接收到的信息，該FIFO的寫指針每次增加接收的字段個數，通過命令存儲器存儲著FAST模板中的信息，通過狀態機控制，把輸入字段與FAST模板信息進行并行匹配。

進一步地，該該命令模塊將第一個狀態提取輸入中的一個字段作為存在位圖，然后根據參數化后的模板信息，判斷一個模板中的字段需不需要存在位圖和輸入字段，將該些內容并行的匹配后，傳遞給該解碼模塊。

進一步地，每個解碼單元通過重組器去除接收到的數據的停止位，將數據重組，利用解碼器將重組后的數據與之前存儲的解碼值作為源操作數，對源操作數進行操作符的解碼，解碼的方法受該命令模塊傳遞過來的信號控制，解碼完成后存儲新的解碼值，作為下一次解碼的源操作數。

為達到上述目的，本發明提供一種FAST協議的并行解碼的實現方法,包括如下步驟：

步驟一，利用掩碼模塊接收數據輸入，從輸入的數據中提取若干最高位作為停止位標志以控制掩碼模塊的輸出，掩碼模塊根據停止位，對輸入數據進行字段分隔；

步驟二，命令模塊存儲從掩碼模塊中分割后的字段，然后使用狀態機控制把輸入字段與FAST模板信息進行并行匹配；

步驟三，利用四個并行的解碼單元并行負責命令模塊傳遞的字段的解碼，每個單元負責一個字段的解碼。

進一步地，步驟一中，掩碼模塊從64位的輸入中提取8個最高位作為停止位標志，并根據8位停止位，在一個周期內分隔8字節數據。