[發明專利]用于在單個指令中執行移位和異或運算的方法和裝置

有效

• 申請號: 201510098293.6
• 申請日: 2010-12-15
• 公開（公告）號: CN104679478B
• 公開（公告）日: 2019-03-15
• 發明（設計）人: V·戈帕爾;J·D·吉爾福德;E·奧茲圖科;W·K·費格哈利;G·M·沃爾里齊;M·G·迪克森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 毛力

描述了用于執行指令的處理器。在一個實施例中，處理器包括多級的高速緩存，包括一級(L1)高速緩存；多個寄存器；指令預取單元,解碼器，耦合到所述指令預取單元，被配置為用于解碼所預取的包括移位和異或指令的指令；以及執行單元，耦合到所述解碼器，被配置為用于響應于所述移位和異或指令，執行移位和異或操作，以及浮點單元，被配置為在浮點數據元上進行操作。

本申請是美國優先權號為US 12/653,704、優先權日為2009年12月17日、中國國家申請號為201010601696.5、題為“用于在單個指令中執行移位和異或運算的方法和裝置”的申請的分案申請。

技術領域

本發明屬于計算機處理領域。更具體地，各個實施例涉及用于執行移位和異或(XOR)運算的指令。

背景技術

單指令多數據(SIMD)指令在各種應用中可用于并行地處理多個數據元(壓縮數據)。串行地執行諸如移位運算和異或(XOR)運算的運算會降低性能。

附圖說明

本發明通過示例進行說明，且不受限于附圖的各個圖，其中：

圖1A是根據本發明的一個實施例的計算機系統的框圖，該計算機系統被形成為具有處理器，該處理器包括用于執行移位和異或運算指令的執行單元；

圖1B是根據本發明的替代實施例的另一示例性計算機系統的框圖；

圖1C是根據本發明的另一替代實施例的又一示例性計算機系統的框圖；

圖2是根據本發明的一個實施例的處理器的微體系結構的框圖，該處理器包括用于執行移位和異或運算的邏輯電路；

圖3A示出根據本發明的一個實施例的多媒體寄存器中的各種壓縮數據類型表示；

圖3B示出根據替代實施例的壓縮數據類型；

圖3C示出根據本發明的一個實施例的多媒體寄存器中的各種有符號和無符號壓縮數據類型表示；

圖3D示出運算編碼(運算碼)格式的一個實施例；

圖3E示出替代的運算編碼(運算碼)格式；

圖3F示出又一替代的運算編碼格式；

圖4是根據本發明的用于執行指令的邏輯的一個實施例的框圖。

圖5是要與一個實施例協同執行的運算的流程圖。

具體實施方式

以下說明書描述了一種用于在處理裝置、計算機系統或軟件程序中執行移位和異或運算的技術的實施例。在以下描述中，陳述了諸如處理器類型、微體系結構條件、事件、啟用機制等來提供對本發明的更透徹理解。然而，本領域技術人員將理解，沒有這些特定細節也可實施本發明。此外，未詳細示出一些公知的結構、電路等，以避免不必要地混淆本發明的實施例。

雖然參照處理器描述了以下實施例，但其他實施例也可應用于其他類型的集成電路和邏輯器件。本發明的相同技術和示教能容易地應用于可受益于較高流水線吞吐量和改進性能的其他類型的電路或半導體器件。本發明的示教可應用于執行數據操縱的任何處理器或機器。然而，本發明的實施例不限于執行256位、128位、64位、32位或16位數據運算的處理器或機器，且可應用于其中需要運算壓縮數據的任何處理器和機器。