[發明專利]映射多速率著色到單片程序

有效

• 申請號: 201510094383.8
• 申請日: 2015-03-03
• 公開（公告）號: CN104978760B
• 公開（公告）日: 2019-07-09
• 發明（設計）人: T·揚恰克;P·蘇提
• 申請（專利權）人: 英特爾公司
• 主分類號: G06T15/80
• 分類號: G06T15/80;G06T15/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;張立達

在多速率著色中，粗速率著色階段被添加到現有的像素速率階段頂上以顯著提高性能而最小地影響圖像質量。可以將以不同速率評估的兩個著色階段映射到在處理器圖像單指令多數據(SIMD)引擎上運行的一個單片程序。在一個實施例中，多速率著色允許單個渲染通路以一個或多個不同的速率執行著色代碼：每像素組、每像素、以及每采樣。

背景技術

3D管線中的功率消耗的很大一部分是由于像素著色。特別是在手持設備中，更高的顯示分辨率和圖形質量與最小化功率耗散的需求不一致。因此，更有效地運行像素著色器將尤其有利。

粗像素著色利用如下事實：與表面著色相比，幾何遮蔽(occlusion)通常引入更高頻率細節，并且以比可見性測試更低的速率執行著色。粗像素著色很適合高像素密度顯示，其中減小著色速率的效果從正常的觀看距離幾乎不可辨別。可以在對用戶而言模糊的或者以其它方式不太可感知的屏幕區域中進一步降低著色速率，例如受運動或散焦模糊影響的區域，或者在用戶的中央窩視覺之外的區域。

在著色器以每像素或者每樣本速率執行的當前圖形架構上，難于利用這些機會。通過改變幀緩沖器分辨率，可以粗糙地控制著色速率，但是這不允許著色速率更細粒度的變化，例如仍然耦合到可見性采樣速率的每對象、每三角形、或者每圖像區域。

粗像素著色(CPS)是用于在保持可見性采樣速率恒定的同時改變光柵化管線中的著色速率的架構。

已經提出了通過以比可見性采樣速率更低的速率對著色進行采樣來改善著色效率的許多方法。多重采樣抗鋸齒(MSAA)是經常由圖形處理器硬件支持的一種這樣的技術。利用MSAA，每像素地存儲多個覆蓋樣本(也被稱為可見性樣本)，但是針對由基元覆蓋的每一個像素，僅執行一次像素著色器。這與超采樣形成對比，在超采樣中，每被覆蓋的樣本執行一次著色器。

附圖說明

關于以下附圖描述了一些實施例：

圖1描繪了根據一個實施例的粗四元組像素布局及其4寬度SIMD執行序列；

圖2描繪了根據一個實施例的另一粗像素布局及其4寬度SIMD執行序列；

圖3A是根據一個實施例用于內核處理粗速率著色和像素速率著色的流程圖；

圖3B是根據一個實施例用于固定功能加速器的流程圖；

圖4是后光柵化級的管線抽象；

圖5描繪了用于粗像素著色的一部分圖形管線；

圖6描繪了利用在4寬度SIMD處理器上的單個線程中調度的粗像素四元組的多速率著色；

圖7是根據一個實施例的數據處理系統的框圖；

圖8是根據一個實施例在圖7中示出的處理器的框圖；

圖9是根據一個實施例的圖7的圖形處理器的框圖。

圖10是根據一個實施例的圖形處理引擎的框圖；

圖11是根據另一實施例的圖形處理器的框圖；

圖12說明了用于一個實施例的線程執行邏輯；

圖13是根據一個實施例的圖形處理器執行單元指令格式的框圖；以及

圖14是用于一個實施例的圖形軟件架構。

具體實施方式

在粗像素著色(CPS)中，以去耦合的方式對著色和可見性進行采樣。像素著色在圖像空間著色網格上被怠惰地評估并且被暫時存儲在記憶高速緩存中以重用于規則的或者隨機的光柵化(SR)。在另一粗像素采樣方案中，在優化的雷耶斯架構中在參數塊空間中對著色進行均勻采樣。這些技術允許具有任意柵格間距的著色網格，這在一些實施例中使能著色速率的更靈活的控制。