[發明專利]插接組件高頻信號連接墊的抗損耗結構

有效

• 申請號: 201510089080.7
• 申請日: 2015-02-27
• 公開（公告）號: CN104936374B
• 公開（公告）日: 2018-12-11
• 發明（設計）人: 卓志恒;林昆津;蘇國富
• 申請（專利權）人: 易鼎股份有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/11
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王春光

本發明提供了一種插接組件高頻信號連接墊的抗損耗結構，在一軟性電路板中布設有至少一對差模信號線，且在該基板的上表面布設至少一對上焊墊，在該基板的下表面布設至少一對下焊墊。基板的下表面形成有一第一金屬層，該第一金屬層形成有一抗損耗接地圖型結構。該抗損耗接地圖型結構具有一鏤空區及至少一凸伸部，其中該凸伸部由該第一金屬層向該下焊墊的方向凸伸。

技術領域

本發明是關于一種高頻信號連接墊的抗損耗結構，特別關于一種具有插接組件高頻信號連接墊的抗損耗結構。

背景技術

在現今使用的各種電子裝置中，由于信號線傳輸資料量越來越大，因此所需要的信號傳輸線數量不但越來越多，傳輸信號的頻率也越來越高，故目前已普遍采用差模(Differential Mode)信號傳輸的技術以降低電磁干擾(EMI)，例如USB或LVDS(LowVoltage Differential Signaling)或EDP(Embedded Display Port)信號就大量使用這種傳輸技術來降低電磁干擾。

雖然差模信號傳輸的技術可以大大地改善信號傳送可能發生的問題，但若設計不良，則在實際應用時，往往會有信號反射、電磁波發散、信號傳送接收漏失、信號波形變形等問題。特別是在軟性電路板的基板厚度薄的狀況下，這些信號傳送的問題會較為嚴重。會造成這些問題的原因例如包括：差模信號線在長度延伸方向的特性阻抗匹配不良、差模信號線與接地層間多余的雜散電容效應控制不良、高頻焊墊區與接地層間多余的雜散電容效應控制不良、差模信號線與高頻焊墊區的特性阻抗不匹配等。

在現有的技術下，如何防止軟性電路板在差模信號線的阻抗匹配問題，目前已有許多研發出的技術足以予以克服。然而，在差模信號線與軟性電路板上所布設的高頻焊墊區連接處及鄰近區域，由于受到差模信號線的線寬(線寬極小)與連接器的信號導接腳及零組件尺寸規格(相對于信號線的線寬具有較大的尺寸)的限制，因此要如何解決上述現有技術的不足，即為從事此行業相關業者所亟欲研發的課題。

發明內容

于是，本發明的主要目的即是提供一種插接組件高頻信號連接墊的抗損耗結構，利用一抗損耗接地圖型結構與插接組件的焊墊區之間形成良好的阻抗匹配。

本發明的另一目的是提供一種軟性電路板焊墊的非對稱輪廓結構，用以改善差模信號線與導通孔及焊墊間的空間利用。

為達到本發明的目的，本發明提供一種插接組件高頻信號連接墊的抗損耗結構，在一軟性電路板上結合有一插接組件，其中：

軟性電路板具有一基板，且所述基板具有一下表面、一上表面、一第一端、一第二端以及連接于所述第一端與所述第二端間的一延伸區段，所述延伸區段以一延伸方向延伸；

至少一對下焊墊，成對的兩個所述下焊墊彼此相鄰且絕緣地布設在所述基板的所述下表面；

至少一對上焊墊，成對的兩個所述上焊墊彼此相鄰且絕緣地布設在所述基板的所述上表面所定義的一導通孔布設區，并所述上焊墊一一地對應于所述下焊墊；

至少一對差模信號線，成對的兩個所述差模信號線彼此相鄰且絕緣地布設在該基板的該延伸區段，并成對的兩個差模信號線分別連接于成對的兩個相鄰的上焊墊，該至少一對差模信號線載送至少一高頻差模信號，該差模信號線與該上焊墊相連接的區域定義為一交界轉換區；

多個導通孔，多個所述導通孔布設在該導通孔布設區，且各個導通孔分別貫通連接該上焊墊與該下焊墊；

所述插接組件包括有一插接組件本體、以及凸伸形成在所述插接組件本體的多個插接腳；

其中：

該基板的該下表面形成有一第一金屬層，且該第一金屬層在對應于該交界轉換區處，形成有一抗損耗接地圖型結構，該抗損耗接地圖型結構包括：

一鏤空區，對應于該導通孔布設區，且該鏤空區對應地含蓋該交界轉換區；