[發(fā)明專利]可融合可重構(gòu)緩存架構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201510083708.2
• 申請(qǐng)日: 2015-02-15
• 公開(kāi)（公告）號(hào): CN105095110B
• 公開(kāi)（公告）日: 2020-10-23
• 發(fā)明（設(shè)計(jì)）人: 米哈伊·普瑞考比;葛治國(guó);姚元;塔莉卡·米特拉;章納新
• 申請(qǐng)（專利權(quán)）人: 新加坡國(guó)立大學(xué);華為技術(shù)有限公司
• 主分類號(hào): G06F12/0806
• 分類號(hào): G06F12/0806
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 逯長(zhǎng)明;許偉群

本發(fā)明提供了一種可重構(gòu)緩存架構(gòu)。由于芯片上組件的密度不斷提高，在處理器的設(shè)計(jì)上，處理內(nèi)核的數(shù)量和復(fù)雜度也會(huì)增加。為了利用提高了的處理能力，很多應(yīng)用程序采用指令級(jí)并行。所述可重構(gòu)緩存架構(gòu)為相關(guān)聯(lián)的多核處理器提供了一個(gè)高速緩沖存儲(chǔ)器，所述高速緩沖存儲(chǔ)器能配置在獨(dú)占模式和融合模式下。在融合模式下，所述多核處理器的單個(gè)內(nèi)核能夠?qū)懭牒妥x取來(lái)自具有更強(qiáng)地址路由控制能力的高速緩沖存儲(chǔ)器的某些緩存庫(kù)的數(shù)據(jù)。所述緩存架構(gòu)還能夠控制和設(shè)置存儲(chǔ)大小和高速緩沖存儲(chǔ)器本身的關(guān)聯(lián)性。

背景技術(shù)

根據(jù)摩爾定律，隨著片上晶體管密度的提高，設(shè)計(jì)可靠的、可進(jìn)行豐富并行操作的多核處理器的能力也在提高。確實(shí)，現(xiàn)代多核架構(gòu)將很多簡(jiǎn)單的同構(gòu)核集成于一個(gè)通常使用線程級(jí)并行(TLP)的片上。然而，雖然可使用TLP，但是很多在典型多核處理器上運(yùn)行的應(yīng)用程序有相當(dāng)多的順序代碼段。根據(jù)阿姆達(dá)爾定律，由于這些順序代碼段不能在多核處理器的內(nèi)核之間使用指令級(jí)并行(ILP)，這些應(yīng)用程序在多核處理器上運(yùn)行時(shí)沒(méi)有得到很好的加速。

為了解決上述問(wèn)題，例如以下文章所公開(kāi)的一些自適應(yīng)多核架構(gòu)被推薦用于解決簡(jiǎn)單核的上述局限：Mihai Pricopi和Tulika Mitra：Bahurupi：一種多態(tài)異構(gòu)多核架構(gòu)，美國(guó)計(jì)算機(jī)協(xié)會(huì)結(jié)構(gòu)與代碼優(yōu)化匯刊(ACM TACO)，8(4)：22：1–22：21，2012；Engin Ipek等：核融合：片上多處理器支持軟件多樣性，計(jì)算機(jī)體系結(jié)構(gòu)國(guó)際會(huì)議(ISCA)，第186–197頁(yè)，2007；David Tarjan等：聯(lián)合：重新利用標(biāo)量?jī)?nèi)核以解決無(wú)序指令問(wèn)題，設(shè)計(jì)自動(dòng)化會(huì)議(DAC)，第772–775頁(yè)，2008；Changkyu Kim等：可組合的輕量級(jí)處理器，微處理機(jī)與微型計(jì)算機(jī)雜志(MICRO)，第381–394頁(yè)，2007。大體而言，上述引用文獻(xiàn)中討論的多核架構(gòu)用簡(jiǎn)單核創(chuàng)建了虛擬復(fù)雜核，所述虛擬復(fù)雜核能夠通過(guò)使用ILP來(lái)加速由多核處理器執(zhí)行的應(yīng)用程序的順序段。當(dāng)處理器負(fù)載中同時(shí)存在順序和并行應(yīng)用程序時(shí)，所述自適應(yīng)多核處理器的性能比傳統(tǒng)的同構(gòu)多核處理器及非對(duì)稱多核處理器強(qiáng)多了。

上述引用文獻(xiàn)中所討論的推薦的自適應(yīng)多核處理器設(shè)計(jì)主要集中在所述處理器的內(nèi)部微架構(gòu)、所述處理器的編譯程序和編程模型。因此，所述多核處理器設(shè)計(jì)忽略了或者說(shuō)簡(jiǎn)化了有關(guān)所述多核處理器的存儲(chǔ)層次的假設(shè)。例如，上述引用文獻(xiàn)的一個(gè)共同的假設(shè)就是一級(jí)數(shù)據(jù)指令緩存必須支持可重構(gòu)性。但是，上述引用文獻(xiàn)都沒(méi)有提供自適應(yīng)多核處理器可重構(gòu)緩存架構(gòu)的解決方案。

發(fā)明內(nèi)容

一方面，本發(fā)明實(shí)施例提供了一種可重構(gòu)緩存架構(gòu)，包括：包含多個(gè)內(nèi)核的多核處理器；多個(gè)高速緩沖存儲(chǔ)器，用于存儲(chǔ)由所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核處理的數(shù)據(jù)，并根據(jù)請(qǐng)求將所存儲(chǔ)的數(shù)據(jù)提供給所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核；互聯(lián)網(wǎng)絡(luò)，用于連接所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核和所述多個(gè)高速緩沖存儲(chǔ)器中的至少一個(gè)高速緩沖存儲(chǔ)器，其中，所述互聯(lián)網(wǎng)絡(luò)包含一個(gè)組合路由網(wǎng)，所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核處理的數(shù)據(jù)根據(jù)輸入至所述互聯(lián)網(wǎng)絡(luò)的地址映射，通過(guò)所述組合路由網(wǎng)進(jìn)行路由。

在一個(gè)實(shí)施例中，所述組合路由網(wǎng)包含網(wǎng)絡(luò)重構(gòu)輸入，所述網(wǎng)絡(luò)重構(gòu)輸入包括至少一個(gè)交換層，所述至少一個(gè)交換層包含多個(gè)可配置開(kāi)關(guān)，所述可配置開(kāi)關(guān)用于在雙向模式(總是向上模式和總是向下模式)中的一個(gè)模式下運(yùn)行。

在另一個(gè)實(shí)施例中，所述組合路由網(wǎng)用于在所述雙向模式下運(yùn)行，所述地址映射確定由所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核處理的數(shù)據(jù)是在第一方向上路由還是在第二方向上路由。

在另一個(gè)實(shí)施例中，根據(jù)由所述多個(gè)內(nèi)核中的至少一個(gè)內(nèi)核處理的數(shù)據(jù)是在第一方向上路由還是在第二方向上路由，將所述數(shù)據(jù)存儲(chǔ)于所述多個(gè)高速緩沖存儲(chǔ)器中的至少一個(gè)高速緩沖存儲(chǔ)器的單個(gè)緩存庫(kù)內(nèi)。

在一個(gè)實(shí)施例中，所述互聯(lián)網(wǎng)絡(luò)還包括仲裁程序，所述仲裁程序插入于所述組合路由網(wǎng)和所述多個(gè)高速緩沖存儲(chǔ)器中的至少一個(gè)高速緩沖存儲(chǔ)器之間。

在另一個(gè)實(shí)施例中，當(dāng)多個(gè)內(nèi)核同時(shí)將數(shù)據(jù)寫入到所述單個(gè)緩存庫(kù)時(shí)，所述仲裁程序用于判斷哪些數(shù)據(jù)被實(shí)際寫入到所述單個(gè)緩存庫(kù)。