[發明專利]電路裝置以及電子設備

有效

• 申請號: 201510077186.5
• 申請日: 2015-02-12
• 公開（公告）號: CN104852646B
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 守屋勇
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: H02P7/28
• 分類號: H02P7/28;H01L29/06
• 代理公司: 北京金信知識產權代理有限公司 11225
• 代理人: 黃威;蘇萌萌

1.一種電路裝置，其特征在于，包括：

電橋電路，其具有高壓側的晶體管和低壓側的晶體管；

檢測電路，其對流至所述電橋電路的電流進行檢測；

控制電路，其根據所述檢測電路中的檢測結果，來實施所述高壓側的晶體管以及所述低壓側的晶體管的導通或斷開控制；

保護區域，其被設置于所述高壓側的晶體管以及所述低壓側的晶體管與所述檢測電路之間，并用于將電路裝置的基板設定為基板電位，

所述電橋電路的所述高壓側的晶體管包括：

第一N型插頭，其被構成為向所述高壓側的晶體管的N型埋入層供給電壓，所述第一N型插頭被設置于所述高壓側的晶體管的一側；

第二N型插頭，其被構成為向所述高壓側的晶體管的所述N型埋入層供給電壓，所述第二N型插頭被設置于所述高壓側的晶體管的另一側。

2.如權利要求1所述的電路裝置，其特征在于，

所述保護區域具有：

第一導電型的埋入層，其被形成于第一導電型的所述基板上；

第一導電型的阱，其被形成于第一導電型的所述埋入層之上；

第一導電型的雜質層，其被形成于第一導電型的所述阱之上。

3.如權利要求2所述的電路裝置，其特征在于，

第一導電型的所述阱為對外延層導入有第一導電型的雜質而形成的層。

4.如權利要求1所述的電路裝置，其特征在于，

所述高壓側的晶體管和所述低壓側的晶體管為DMOS結構的晶體管。

5.如權利要求4所述的電路裝置，其特征在于，

所述DMOS結構的晶體管被形成于第二導電型的埋入層之上，所述第二導電型的埋入層被形成于第一導電型的所述基板上。

6.如權利要求5所述的電路裝置，其特征在于，

所述保護區域具有第一導電型的埋入層。

7.如權利要求4所述的電路裝置，其特征在于，

所述DMOS結構的晶體管被形成于第二導電型的深阱上，所述第二導電型的深阱在第二導電型的埋入層上通過外延層而形成。

8.如權利要求7所述的電路裝置，其特征在于，

所述保護區域具有：

第一導電型的埋入層；

第一導電型的阱，其在第一導電型的所述埋入層之上通過外延層而形成；

第一導電型的雜質層，其被形成于第一導電型的所述阱上。

9.如權利要求1至8中的任一項所述的電路裝置，其特征在于，

具有第二保護區域，所述第二保護區域被設置于所述高壓側的晶體管與所述低壓側的晶體管之間，并用于將所述基板設定為所述基板電位。

10.如權利要求1所述的電路裝置，其特征在于，

所述電橋電路的所述低壓側的晶體管和所述高壓側的晶體管為，在P型的所述基板上的第一N型埋入層之上形成的DMOS結構的晶體管，

所述檢測電路通過在與所述第一N型埋入層分離的第二N型埋入層之上形成的CMOS結構的晶體管而構成。

11.一種電子設備，其特征在于，

包含權利要求1至10中的任一項所述的電路裝置。