[發明專利]半導體存儲裝置

有效

• 申請號: 201510075802.3
• 申請日: 2015-02-12
• 公開（公告）號: CN105097043B
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 李椙晛;丘泳埈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種半導體存儲裝置包括多個數據儲存區；第一內部電路，其被配置成將多個控制信號輸入至多個數據儲存區；以及第二內部電路，其被配置成響應于測試模式信號，來控制測試控制信號的輸入定時，以及根據控制的輸入定時將測試控制信號輸入至多個數據儲存區。

相關申請的交叉引用

本申請要求2014年5月13日向韓國知識產權局提交的申請號為10-2014-0057132的韓國專利申請的優先權，其全部內容通過引用合并于此，如同全文闡述。

技術領域

各種實施例涉及一種半導體集成電路，且更具體而言，涉及一種半導體存儲裝置。

背景技術

隨著半導體存儲裝置的容量變得更大，開發了對半導體裸片進行層疊。此外，通過使每個層疊的裸片獨立地操作來提高響應速度。

然而，因為用于測試層疊之后的每個半導體裸片的引腳數目與用于測試單獨的半導體裸片的引腳數目相比，存在更多的限制，所以難以測試這樣的半導體存儲裝置。因此，諸如當半導體存儲裝置在正常條件下操作時，難以對包括在半導體存儲裝置中的每個層疊的半導體裸片執行不同的測試。

發明內容

在本發明的一個實施中，一種半導體存儲裝置可以包括多個數據儲存區和第一內部電路，所述第一內部電路被配置成將多個控制信號輸入至多個數據儲存區。半導體存儲裝置還可以包括第二內部電路，所述第二內部電路被配置成響應于測試模式信號，來控制測試控制信號的輸入定時，以及根據控制的輸入定時將測試控制信號輸入至多個數據儲存區。

在本發明的一個實施例中，一種半導體存儲裝置可以包括多個數據儲存區和正常信號傳送路徑，所述正常信號傳送路徑被配置成設定多個數據儲存區中的每個的操作模式。另外，半導體存儲裝置可以包括測試信號傳送路徑，其被配置成控制多個數據儲存區，以在測試模式下允許多個數據儲存區以相同的模式執行操作，而在相同的時間多個數據儲存區彼此執行不同的操作。

在本發明的一個實施例中，一種半導體存儲裝置可以包括多個層疊的半導體裸片。另外，多個層疊的半導體裸片中的一個包括第一接口，所述第一接口被配置成在正常模式下，在控制器的控制下單獨地設定多個層疊的半導體裸片中的每個的操作模式。另外，多個層疊的半導體裸片中的一個還可以包括第二接口，所述第二接口被配置成從外部測試器件接收測試控制信號，并且針對多個層疊的半導體裸片中的每個用不同的延遲量來延遲測試控制信號。第二接口還可以在測試模式下，將延遲的測試控制信號輸入至多個層疊的半導體裸片中的每個。

附圖說明

圖1是圖示根據本發明的一個實施例的半導體存儲裝置的框圖，

圖2是圖示圖1中所示的延遲控制單元的框圖，

圖3是圖示圖1中所示的延遲控制單元的框圖，

圖4是圖示根據本發明的一個實施例的半導體存儲裝置的操作的時序圖，

圖5是圖示根據本發明的一個實施例的半導體存儲裝置的示意圖，以及

圖6圖示了利用根據本發明的一個實施例的存儲器控制器電路的系統的框圖。

具體實施方式

在下文中，將參照附圖通過各種實施例來描述半導體裝置。

參見圖1，根據一個實施例的半導體存儲器件可以包括：第一接口111、第二接口112、以及第一數據儲存區120、第二數據儲存區130和第三數據儲存區140。第一接口111和第二接口112中的一個或更多個可以包括用來在半導體存儲裝置中接收和發送信號的所有內部電路。第一接口111和第二接口112可以表示內部電路。