[發明專利]具有粒度的增加立即數能力的處理器和方法

在審

• 申請號: 201510073112.4
• 申請日: 2015-02-11
• 公開（公告）號: CN104834503A
• 公開（公告）日: 2015-08-12
• 發明（設計）人: R·薩達卡
• 申請（專利權）人: 想象技術有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種在處理器中實現的方法，包括：

輸入四條指令；

解碼所述四條指令中的每條指令，以標識所述四條指令中的每條指令中的相應的立即值、目的地寄存器和所述目的地寄存器的相應的不同部分；

將來自所述四條指令的立即值中的每個立即值增加到由所述四條指令中的每條指令所指定的目的地寄存器的所述相應的不同部分的當前內容；以及

然后將程序執行重定向至使用從所述增加得到的值確定的存儲器地址。

2.根據權利要求1所述的產生用于在處理器中執行的機器可執行代碼的方法，其中按順序輸入所述四條指令，并且所述四條指令中的最后一條指令標識所述目的地寄存器的最低部分、并且指定以下各項中的至少一項：到從所述增加得到的所述值確定的目標地址的分支和到從所述增加得到的所述值確定的目標地址的跳轉。

3.根據權利要求1所述的產生用于在處理器中執行的機器可執行代碼的方法，其中按順序輸入所述四條指令，并且所述指令中的前三條指令讀取所述目的地寄存器中的當前值、以不破壞并非由該條指令尋址的目的地寄存器的部分的內容的方式執行所述增加，并且按所述順序中的第四條指令讀取所述目的地寄存器中的當前值、執行所述增加和執行利用從所述增加的結果計算出的目標地址的條件分支或跳轉。

4.一種產生用于在處理器中執行的機器可執行代碼的方法，包括：

確定程序控制應當從起始位置傳送到的目的地位置；

基于所述目的地位置和所述起始位置確定立即值；以及

準備指令的序列和操作碼描述數據，每條指令包括所確定的立即值的部分、指示寄存器的相應的不同部分，所述操作碼描述數據由所述處理器用來配置執行單元以將所述序列的每條指令中所包括的所確定的立即值的部分增加到所述寄存器的所述相應的不同部分處的內容，并且其中所述指令的序列中的最后一條指令包括可由所述處理器解譯以發起將程序控制傳送到基于從執行所述指令的序列得到的值確定的存儲器地址的數據。

5.根據權利要求4所述的方法，其中所述立即值中的比特數是寄存器中的比特數的四分之一，并且所述指令由所述解碼單元解碼為指示三個不同的移位量中的一個，每個移位量尋址所述寄存器的第二四分位數、第三四分位數和第四四分位數中的一個四分位數。

6.一種處理器，包括：

解碼單元，被配置為解碼表示從指令源提供的指令的數據，其中：

所述指令符合包括增加立即數指令的集合的指令集架構，每條增加立即數指令至少指定目的地寄存器和立即值，并且

所述解碼單元被配置為將來自所述增加立即數指令的集合中的指令解碼為指示該條指令的立即值要被增加到的所述目的地寄存器的相應的不同部分、并且然后存儲所述增加的結果，其中所述增加立即數指令的集合共同地尋址所述目的地寄存器的四個不同部分中的至少三個部分；以及

執行單元，與所述解碼單元耦合并且被配置為根據從所述解碼單元接收的數據來執行操作。

7.根據權利要求6所述的處理器，其中所述增加立即數指令的集合中的每條增加立即數指令指定源寄存器、所述目的地寄存器和所述立即值，并且所述解碼單元被配置為將所述指令解碼為指示該條指令的立即值要被非破壞性地增加到的所述源寄存器的相應的部分、并且然后在所述目的地寄存器中存儲所述增加的結果。

8.根據權利要求7所述的處理器，其中所述源寄存器和所述目的地寄存器被指定為相同的寄存器。

9.根據權利要求6所述的處理器，其中所述增加立即數指令的集合包括指示所述寄存器的最高四分位數的增加立即數指令、指示所述寄存器的第三四分位數的增加立即數指令和指示所述寄存器的第二四分位數的增加立即數指令。

10.根據權利要求6所述的處理器，其中所述立即值中的比特數是所述寄存器中的比特數的四分之一，并且所述指令由所述解碼單元解碼為指示三個不同的移位量中的一個，每個移位量尋址所述寄存器的第二四分位數、第三四分位數和第四四分位數中的一個四分位數。