[發明專利]一種D類放大器及其控制方法有效
| 申請號: | 201510073003.2 | 申請日: | 2015-02-11 |
| 公開(公告)號: | CN104779921B | 公開(公告)日: | 2019-02-19 |
| 發明(設計)人: | 朱華平;江文平;王楠;孫振國;吳其昌 | 申請(專利權)人: | 矽力杰半導體技術(杭州)有限公司 |
| 主分類號: | H03F1/32 | 分類號: | H03F1/32;H03F3/217 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 310012 浙江省杭州市*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 放大器 及其 控制 方法 | ||
1.一種D類放大器,所述D類放大器包括有誤差積分器、PWM控制電路,功率放大電路,其特征在于,所述誤差積分器包括第一級誤差放大器和第一級上積分晶體管,所述第一級誤差放大器的兩個輸入端接收輸入電信號,
所述第一級上積分晶體管的漏極和源極相連接,所述第一級上積分晶體管的漏極和源極的共連接點和所述第一級上積分晶體管的柵極中的一個與所述第一級誤差放大器的第一輸入端相連,另一個則與所述第一級誤差放大器的第一輸出端相連,
所述第一級誤差放大器的共模輸出端輸出第一偏置電壓信號,且在所述第一級誤差放大器中,所述第一偏置電壓信號與所述第一輸出端輸出的信號的大小相等;
并且,在所述D類放大器的工作過程中,控制所述第一偏置電壓信號的大小,使得所述第一偏置電壓信號與所述輸入電信號之間相差預設的電壓值,所述預設的電壓值使得在所述D類放大器的工作過程中,所述第一級上積分晶體管的柵源電壓差值始終大于所述第一級上積分晶體管的導通閾值電壓,從而使得所述第一級上積分晶體管的MOS電容在所述D類放大器的工作過程中始終工作在強反型區,以穩定所述MOS電容的容值。
2.根據權利要求1所述的D類放大器,其特征在于,所述誤差積分器還包括第一級下積分晶體管,所述第一級下積分晶體管與所述第一級上積分晶體管為相同的晶體管,并且,
所述第一級下積分晶體管連接在所述第一級誤差放大器的第二輸入端和第二輸出端之間,其中,所述第一級下積分晶體管的漏極和源極相連接;
其中,所述第一級誤差放大器的第二輸出端與其第一輸出端輸出的電壓信號相等。
3.根據權利要求2所述的D類放大器,其特征在于,所述第一級上積分晶體管的MOS電容和第一級下積分晶體管的MOS電容作為所述誤差積分器的積分電容。
4.根據權利要求2所述的D類放大器,其特征在于,所述誤差積分器進一步還包括第二級誤差放大器和第二級上積分晶體管,所述第二級誤差放大器的兩個輸入端分別通過中間電阻連接至所述第一級誤差放大器的第一輸出端和第二輸出端;
所述第二級上積分晶體管連接在所述第二級誤差放大器的第一輸入端和第一輸出端之間,其中,所述第二級上積分晶體管的漏極和源極相連接;
所述第二級誤差放大器的共模輸出端輸出第二偏置電壓信號;
其中,所述第二級誤差放大器的第一輸出端輸出的電壓與所述第二偏置電壓信號相等,所述第一偏置電壓信號與第二偏置電壓信號相差預設的電壓值以使得所述第二級上積分晶體管的MOS電容維持穩定。
5.根據權利要求4所述的D類放大器,其特征在于,所述第一偏置電壓信號與第二偏置電壓信號相差預設的電壓值具體為所述第一偏置電壓信號與所述第二偏置信號的電壓差值大于等于所述第二級上積分晶體管的導通閾值電壓。
6.根據權利要求4所述的D類放大器,其特征在于,所述誤差積分器還包括第二級下積分晶體管,所述第二級下積分晶體管與所述第二級上積分晶體管為相同的晶體管,并且,
所述第二級下積分晶體管連接在所述第二級誤差放大器的第二輸入端和第二輸出端之間,其中,所述第二級下積分晶體管的漏極和源極相連接;
所述第二級誤差放大器的第二輸出端與其第一輸出端輸出的電壓信號相等。
7.根據權利要求6所述的D類放大器,其特征在于,所述第二級上積分晶體管的MOS電容和第二級下積分晶體管的MOS電容作為所述誤差積分器的積分電容。
8.一種D類放大器的控制方法,所述D類放大器包括有誤差積分器、PWM控制電路、功率放大電路,所述誤差積分器包括第一級誤差放大器和第一級上積分晶體管,所述第一級誤差放大器的兩個輸入端接收輸入電信號,其特征在于,包括,
所述第一級上積分晶體管的漏極和源極相連接,所述第一級上積分晶體管的漏極和源極的共連接點和所述第一級上積分晶體管的柵極中的一個與所述第一級誤差放大器的第一輸入端相連,另一個則與所述第一級誤差放大器的第一輸出端相連;
并且,在所述D類放大器的工作過程中,控制第一偏置電壓信號的大小,使得所述第一偏置電壓信號與所述輸入電信號之間相差預設的電壓值,所述預設的電壓值使得在所述D類放大器的工作過程中,所述第一級上積分晶體管的柵源電壓差值始終大于所述第一級上積分晶體管的導通閾值電壓,從而使得所述第一級上積分晶體管的MOS電容在所述D類放大器的工作過程中始終工作在強反型區,以穩定所述MOS電容的容值,
其中所述第一偏置電壓信號為所述第一級誤差放大器的共模輸出端輸出信號,且在所述第一級誤差放大器中,所述第一偏置電壓信號與所述第一輸出端輸出的信號的大小相等。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于矽力杰半導體技術(杭州)有限公司,未經矽力杰半導體技術(杭州)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510073003.2/1.html,轉載請聲明來源鉆瓜專利網。





