[發(fā)明專利]一種三維封裝芯片堆疊用金屬間化合物鍵合方法及鍵合結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201510069934.5
• 申請日: 2015-02-09
• 公開（公告）號: CN104716059B
• 公開（公告）日: 2017-10-20
• 發(fā)明（設(shè)計）人: 趙寧;黃明亮;鐘毅;趙建飛;許利偉;馬海濤
• 申請（專利權(quán)）人: 大連理工大學(xué)
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/488;B23K1/00
• 代理公司: 大連東方專利代理有限責(zé)任公司21212
• 代理人: 賈漢生,李馨

技術(shù)領(lǐng)域

本發(fā)明屬于電子封裝三維集成技術(shù)領(lǐng)域，涉及一種三維封裝芯片堆疊鍵合方法及結(jié)構(gòu)，尤其涉及一種三維封裝芯片堆疊用金屬間化合物鍵合方法及結(jié)構(gòu)。

背景技術(shù)

隨著電子封裝器件不斷追求高頻高速、多功能、高性能和小體積，要求電子封裝技術(shù)能夠?qū)崿F(xiàn)更高的集成密度和更小的封裝尺寸，封裝結(jié)構(gòu)逐漸由二維向三維方向發(fā)展。多層堆疊芯片鍵合是三維電子封裝中的核心技術(shù)之一。采用硅通孔(Through Silicon Via，TSV)工藝與微凸點(diǎn)(μ-bump)工藝，可以實現(xiàn)芯片之間或芯片與基板之間的三維互連，彌補(bǔ)傳統(tǒng)半導(dǎo)體芯片二維布線的局限性。這種互連方式具有三維方向堆疊密度大、封裝后外形尺寸小、電路可靠性高等優(yōu)點(diǎn)，提高芯片的運(yùn)行速度并降低功耗，實現(xiàn)一個系統(tǒng)或某個功能在三維結(jié)構(gòu)上的集成。

目前，用于三維封裝的芯片堆疊鍵合技術(shù)主要包括：直接鍵合，真空環(huán)境中將圓晶接觸對準(zhǔn)，在一定壓力下高溫退火完成；粘結(jié)鍵合，使用聚合物黏膠進(jìn)行鍵合；金屬擴(kuò)散鍵合，在圓晶上預(yù)制金屬凸點(diǎn)，一定壓力和溫度下退火；釬料凸點(diǎn)鍵合，在金屬凸點(diǎn)的基礎(chǔ)上預(yù)制釬料層，在一定溫度下回流進(jìn)行釬焊反應(yīng)，實現(xiàn)冶金連接的鍵合方法，得到廣泛應(yīng)用。

現(xiàn)有三維封裝技術(shù)中的芯片堆疊鍵合存在如下缺點(diǎn)：直接鍵合和金屬擴(kuò)散鍵合的鍵合溫度高，由于各層材料的熱膨脹系數(shù)差異大易造成圓晶翹曲，鍵合壓力大易使極薄的芯片(趨于50μm以下)出現(xiàn)裂紋，對鍵合表面平整度要求極高增加了工藝難度，鍵合時間長，效率較低；粘結(jié)鍵合的連接強(qiáng)度低，聚合物易在產(chǎn)品服役過程中發(fā)生劣化，降低服役可靠性；釬料凸點(diǎn)鍵合雖然可避免上述問題，但鍵合時生成的界面金屬間化合物與釬料、金屬凸點(diǎn)形成了多界面的異質(zhì)連接，服役時界面上因原子互擴(kuò)散而產(chǎn)生空洞或裂紋，降低服役可靠性，此外釬料為低熔點(diǎn)合金，限制了釬料凸點(diǎn)鍵合只能在較低溫度下服役。已有專利采用使釬料與金屬凸點(diǎn)發(fā)生充分釬焊反應(yīng)全部轉(zhuǎn)變?yōu)榻饘匍g化合物的方法實現(xiàn)鍵合，但缺點(diǎn)是釬焊反應(yīng)時間長，制作效率低下，形成的金屬間化合物取向隨機(jī)，且易在金屬間化合物中形成空洞。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種鍵合效率高、金屬間化合物沿溫度梯度方向具有單一取向的三維封裝芯片堆疊用金屬間化合物鍵合方法及結(jié)構(gòu)。

本發(fā)明采用的技術(shù)方案如下，

一種三維封裝芯片堆疊用金屬間化合物鍵合方法，包括對釬料和釬料兩側(cè)的金屬凸點(diǎn)進(jìn)行加熱處理以進(jìn)行釬焊反應(yīng)形成金屬間化合物的過程，所述加熱處理時，在所述釬料兩側(cè)的金屬凸點(diǎn)之間形成溫度梯度。

所述對釬料和釬料兩側(cè)的金屬凸點(diǎn)進(jìn)行加熱處理以進(jìn)行釬焊反應(yīng)形成金屬間化合物的過程，所述過程中釬料全部反應(yīng)形成金屬間化合物。

本發(fā)明所述金屬凸點(diǎn)和釬料的種類為本領(lǐng)域進(jìn)行釬焊反應(yīng)形成金屬間化合物通用的材料，其中，所述金屬凸點(diǎn)優(yōu)選為Cu、Ni、Au或Ag中的一種，金屬凸點(diǎn)的結(jié)構(gòu)為單晶、擇優(yōu)取向或多晶結(jié)構(gòu)均可；所述釬料優(yōu)選為Sn、In、SnAg、SnCu、SnBi、SnPb、SnAu、SnIn、SnAgCu或InAg中的一種。

優(yōu)選地，所述金屬凸點(diǎn)為單晶或擇優(yōu)取向Cu，釬料為Sn、In或SnCu中的一種。

優(yōu)選地，所述金屬凸點(diǎn)為單晶或擇優(yōu)取向Ni，釬料為Sn或In中的一種。

優(yōu)選地，所述金屬凸點(diǎn)為單晶或擇優(yōu)取向Au，釬料為Sn、In或SnAu中的一種。

優(yōu)選地，所述金屬凸點(diǎn)為單晶或擇優(yōu)取向Ag，釬料為Sn、In、SnAg或InAg中的一種。

本發(fā)明所述金屬凸點(diǎn)的形態(tài)可以為用于三維封裝芯片堆疊的鍵合結(jié)構(gòu)中可與釬料形成金屬間化合物的任意形態(tài)。

所述形成溫度梯度的溫度較低一側(cè)金屬凸點(diǎn)的溫度高于釬料熔點(diǎn)的溫度，優(yōu)選為高于釬料熔點(diǎn)20-30℃。

所述溫度梯度定義為ΔT/Δd，所述ΔT為金屬凸點(diǎn)之間的溫度差，所述Δd為金屬凸點(diǎn)之間的距離。

所述溫度梯度不小于20℃/cm；優(yōu)選為溫度梯度為20～200℃/cm；

進(jìn)一步優(yōu)選為20～50℃/cm；

進(jìn)一步優(yōu)選為50～60℃/cm；

進(jìn)一步優(yōu)選為60～80℃/cm；

進(jìn)一步優(yōu)選為80～90℃/cm；

進(jìn)一步優(yōu)選為90～165℃/cm；

進(jìn)一步優(yōu)選為165～175℃/cm。