[發明專利]一種金屬間化合物填充的三維封裝垂直通孔及其制備方法

有效

• 申請號: 201510069933.0
• 申請日: 2015-02-09
• 公開（公告）號: CN104701249B
• 公開（公告）日: 2017-08-22
• 發明（設計）人: 趙寧;黃明亮;黃斐斐;姚明軍;劉嘉希;趙杰;鐘毅
• 申請（專利權）人: 大連理工大學
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;B23K1/00
• 代理公司: 大連東方專利代理有限責任公司21212
• 代理人: 賈漢生,李馨

技術領域

本發明屬于電子封裝三維集成技術領域，涉及一種三維封裝垂直通孔及其制備方法，尤其涉及一種金屬間化合物填充的三維封裝垂直通孔及其制備方法。

背景技術

隨著電子封裝器件不斷追求高頻高速、多功能、高性能和小體積，要求電子封裝技術能夠實現更高的集成密度和更小的封裝尺寸，封裝結構逐漸由二維向三維方向發展。三維封裝的核心技術之一是硅通孔(Through Silicon Via，TSV)技術，可實現芯片之間或芯片與基板之間的三維垂直互連，以彌補傳統半導體芯片二維布線的局限性。這種互連方式具有三維方向堆疊密度大、封裝后外形尺寸小、電路可靠性高等優點，提高了芯片的運行速度并降低功耗，實現一個系統或某個功能在三維結構上的集成。TSV技術被廣泛認為是繼引線鍵合(Wire Bonding)、載帶自動焊(Tape Automated Bonding)和倒裝芯片(Flip Chip)之后的第四代封裝技術，逐漸成為高密度封裝領域的主流技術。

TSV技術在應用方面主要存在工藝復雜和成本高的缺點。在制作TSV的過程中，深孔側壁呈垂直形貌的TSV可以控制在極小的尺寸，導致通孔填充技術成為TSV制作的難點之一，也是影響垂直互連可靠性的關鍵問題。對于TSV的填充材料和方式大致有如下幾種：電鍍填充、化學氣相沉積、液態釬料填充和導電膠填充等。主要以電鍍銅為主的電鍍填孔優點是銅具有良好的導電性，缺點是電鍍需要良好的種子層、電鍍時間長和工藝復雜，電鍍填充難以實現孔徑小于5微米的孔；主要材料為鎢的化學氣相沉積，可以實現小孔徑的填充，缺點是工藝復雜、時間長和成本高；釬料填充是利用熔融態的低熔點釬料通過毛細作用填充微孔，具有快速、低成本的優點，缺點是導電性較差，與硅材料的熱膨脹系數相差較大易造成熱失配形成應力；導電膠可以簡化填充工藝，但導電性很差，難以填充微孔。專利[中國發明專利授權公告號：CN102569251，授權公告日：2014年7月2日]采用金屬間化合物填充通孔，金屬間化合物是通過低熔點釬料與高熔點金屬層進行釬焊反應的方法形成，優點是降低工藝復雜度和制作成本，但缺點是所需釬焊反應時間長，制作效率低，形成的金屬間化合物由于體積收縮而產生空洞，且取向隨機，并在后續服役過程中易與殘留金屬層反應形成孔洞，帶來不確定的可靠性問題。

發明內容

本發明解決的技術問題是提供一種通孔填充效率高、金屬間化合物沿溫度梯度方向具有單一取向的金屬間化合物填充的三維封裝垂直通孔及其制備方法。

本發明采用的技術方案如下，

一種金屬間化合物填充的三維封裝垂直通孔的制備方法，包括對通孔中釬料和釬料外側的金屬進行加熱處理以進行釬焊反應，在所述通孔內形成金屬間化合物的過程，其特征在于，所述加熱處理時，在所述通孔中釬料外側的金屬之間形成溫度梯度。

所述對通孔中釬料和釬料外側的金屬進行加熱處理以進行釬焊反應，所述釬焊反應過程中釬料全部反應形成金屬間化合物，所述通孔中無剩余釬料。

本發明所述金屬和釬料的種類為本領域進行釬焊反應形成金屬間化合物通用的材料，其中，所述金屬優選為Cu、Ni或Ag中的一種，金屬的結構為單晶、擇優取向或多晶結構均可；所述釬料優選為Sn、In、SnCu、SnAg、SnBi、SnPb、SnAgCu、InAg或SnIn中的一種。

優選地，所述金屬為單晶或擇優取向Cu，釬料為Sn、In或SnCu中的一種；

優選地，所述金屬為單晶或擇優取向Ni，釬料為Sn或In中的一種；

優選地，所述金屬為單晶或擇優取向Ag，釬料為Sn、In、SnAg或InAg中的一種。

本發明所述金屬的形態可以為金屬層、金屬片等可與釬料形成金屬間化合物的任意形態。

所述形成溫度梯度的金屬溫度較低的一側的溫度高于釬料熔點的溫度，優選為高于釬料熔點20-30℃。

所述溫度梯度定義為ΔT/Δd，所述ΔT為金屬之間的溫度差，所述Δd為金屬之間的距離。

所述溫度梯度不小于20℃/cm；優選為溫度梯度為20-200℃/cm；

進一步優選為20～50℃/cm；

進一步優選為50～60℃/cm；

進一步優選為60～80℃/cm；

進一步優選為80～90℃/cm；

進一步優選為90～165℃/cm；

進一步優選為165～175℃/cm。