[發明專利]陣列基板及其制備方法

有效

• 申請號: 201510067735.0
• 申請日: 2015-02-09
• 公開（公告）號: CN104617042B
• 公開（公告）日: 2018-01-19
• 發明（設計）人: 劉翔
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L21/288;H01L21/768;H01L27/12
• 代理公司: 北京天昊聯合知識產權代理有限公司11112
• 代理人: 柴亮,張天舒

技術領域

本發明屬于顯示裝置制造技術領域，具體涉及一種陣列基板及其制備方法。

背景技術

隨著技術的發展，顯示裝置的尺寸、分辨率、刷新率都不斷提高，這就要求其陣列基板中的薄膜晶體管具有更低的電阻和更高的遷移率，以降低信號的延遲。金屬氧化物薄膜晶體管遷移率高、均一性好、透明、制作工藝簡單，故獲得了廣泛應用。

為減化工藝，薄膜晶體管優選采用背溝道(Back Channel)結構，即源漏極形成在有源區上方。但是，金屬氧化物薄膜晶體管的有源區是金屬氧化物，其耐腐蝕性與金屬源漏極類似，故若其采用背溝道結構，則在刻蝕形成源漏極時容易損傷有源區。

針對上述問題，一種方法是采用背溝道保護技術，即在有源區與源漏極間設置刻蝕阻擋層(ESL)；但刻蝕阻擋層的形成需要額外的步驟，會降低生產效率，且不利于薄膜晶體管尺寸的減小，同時刻蝕阻擋層寄生電容大，還會導致功耗增加。另一種方法是背溝道保護(BCE)技術，即在刻蝕形成源漏極時控制刻蝕劑用量、刻蝕時間等，以在保證形成源漏極的基礎上盡量減小有源區的損傷；但這種方法不能完全避免有源區損傷，如圖1所示，其有源區(圖中高亮部分)仍會被刻蝕，各部分厚度不均，同時有源區的損傷程度也難以控制，如圖2所示，用相同工藝制備的12個薄膜晶體管的漏電流曲線差別很大，這表明其產品性能很不穩定。

發明內容

本發明針對現有陣列基板制備工藝復雜或薄膜晶體管性能不好的問題，提供一種制備工藝簡單，且薄膜晶體管性能好的陣列基板及其制備方法。

解決本發明技術問題所采用的技術方案是一種陣列基板制備方法，其包括：

步驟1：在基底上形成半導體材料層；

步驟2：在完成前述步驟的基底上形成光刻膠層，并通過曝光、顯影至少除去對應源極、漏極位置的光刻膠層；

步驟3：在完成前述步驟的基底上通過電鍍工藝形成包括源極、漏極的圖形；

步驟4：剝離所述光刻膠層，在完成前述步驟的基底上通過構圖工藝形成包括有源區的圖形。

優選的是，所述半導體材料層由金屬氧化物半導體材料構成。

優選的是，所述步驟2中，還同時除去對應數據線位置的光刻膠層；所述步驟3中，還同時形成數據線。

優選的是，所述源極、漏極由銅構成。

進一步優選的是，在所述步驟3和步驟4之間，還包括：在所述包括源極、漏極的圖形上形成保護金屬層。

進一步優選的是，所述在包括源極、漏極的圖形上形成保護金屬層包括：通過電鍍工藝在所述包括源極、漏極的圖形上形成保護金屬層。

進一步優選的是，所述保護金屬層由鉬、鈦、鈮、鎢、鋁中的任意一種金屬或多種金屬的合金構成。

進一步優選的是，所述保護金屬層的厚度在之間。

優選的是，在步驟3中，以半導體材料層作為陰極進行所述電鍍。

優選的是，在所述步驟1之前，還包括：在基底上通過構圖工藝形成包括柵極、柵線的圖形；在完成前述步驟的基底上形成柵絕緣層。

進一步優選的是，在所述步驟4之后，還包括：在完成前述步驟的基底上通過構圖工藝形成包括過孔的鈍化層，所述過孔連通到所述漏極的位置；在完成前述步驟的基底上通過構圖工藝形成包括像素電極的圖形，所述像素電極通過所述鈍化層中的過孔與所述漏極電連接。

其中，“構圖工藝”是指通過將完整材料層中的一部分除去，從而使該層剩余部分形成所需結構的技術，其通常包括形成材料層、涂布光刻膠、曝光、顯影、刻蝕、光刻膠剝離等步驟中的一部或多步。

解決本發明技術問題所采用的技術方案是一種陣列基板，其包括：有源區；設于所述有源區上的源極、漏極；且

所述源極、漏極是通過電鍍工藝形成的。

優選的是，所述有源區由金屬氧化物半導體材料構成。

優選的是，所述源極、漏極由銅構成。

進一步優選的是，所述源極、漏極上還設有保護金屬層。

根據本發明的陣列基板制備方法，其源極、漏極(還可包括數據線)是由電鍍工藝形成的，故源極、漏極的形成過程不需要刻蝕，因此其可在不形成刻蝕阻擋層的情況下避免有源區的損傷，工藝簡單且薄膜晶體管的質量好；同時，電鍍工藝可形成形狀精確的結構，故其可制備銅的源極、漏極，而銅電阻率低，可進一步改善薄膜晶體管的性能。

附圖說明

圖1為現有陣列基板的薄膜晶體管的局部剖面掃描電鏡照片(圖中高亮部分為有源區)；

圖2為使用同樣的現有方法制備的12個薄膜晶體管的漏電流曲線圖；