[發明專利]一種適用異構多核DSP的高效總線仲裁系統

在審

• 申請號: 201510065701.8
• 申請日: 2015-02-09
• 公開（公告）號: CN104572529A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 張永照;童元滿;李仁剛
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F13/34
• 分類號: G06F13/34;G06F15/167;G06F15/17
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 姜明

1.一種適用異構多核DSP的高效總線仲裁系統，其特征在于：包括為共享存儲器SSRAM分配的SSRAM專用總線，為DDR3控制器分配的DDR3專用總線，為每個DSP核的外設控制寄存器分配的外設控制寄存器配置總線，為外部存儲器接口EMIF16、多通道緩沖串行口McBSP、復通道音頻接入接口McASP、通用輸入/輸出GPIO、Inter－Integrated Circuit I2C以及其他外設部件配置的慢速設備總線和為DSP0/DSP1/DSP2/DSP3內存分配對應的DSP0/DSP1/DSP2/DSP3 L2專用總線，共8條總線；其中慢速設備總線和外設控制寄存器配置總線支持32bit操作位寬，其余總線支持128bit操作位寬；所述SSRAM專用總線，DDR3專用總線，慢速設備總線和L2專用總線采用相同的固定優先級與令牌環輪轉相結合的仲裁策略，而外設控制寄存器配置總線采用單一仲裁機制，即令牌環輪轉仲裁。

2.根據權利要求1所述的適用異構多核DSP的高效總線仲裁系統，其特征在于：所述L2專用總線有6個一級請求源和17個二級子請求源，其中一級請求源的優先級自高至低依次為SMC轉發CPU請求數據通道、ET/SPARC專用通道、SRIO從機專用通道、SRIO主機專用通道、EDMA通用通道1和EDMA通用通道2；

其中，SMC轉發CPU請求數據通道可以轉發DSP0/DSP1/DSP2/DSP3四個DSP核對存儲空間的訪問；SRIO從機專用通道有兩個，分別為SRIO0從機專用通道和SRIO1從機專用通道；SRIO主機專用通道有兩個，分別為SRIO0主機專用通道和SRIO1主機專用通道；EDMA通用通道1有四個，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道1；EDMA通用通道2有四個，包括DSP0/DSP1/DSP2/DSP3 EDMA通用通道2。

3.根據權利要求1所述的適用異構多核DSP的高效總線仲裁系統，其特征在于：所述外設控制寄存器配置總線的請求源為對應DSP核的EDMA通用通道1和EDMA通用通道2，ET/SPARC專用通道以及EDMA通用通道1和EDMA通用通道2既可以發出讀請求也可以發出寫請求，讀寫請求并發時，以寫請求優先；所述SRIO主機專用通道分為SRIO主機發送專用通道和SRIO主機接收專用通道，SRIO主機發送專用通道只能發送讀寄存器的請求，SRIO主機接收專用通道只能發送寫寄存器的請求，所述SRIO從機專用通道的劃分與使用情況與SRIO主機專用通道一樣。

4.根據權利要求1或2或3所述的適用異構多核DSP的高效總線仲裁系統，其特征在于：所述L2專用總線上SMC轉發CPU請求數據通道、EDMA通用通道1和EDMA通用通道2均涉及到四個DSP核的仲裁，采用相同的令牌環輪轉策略；編碼為4’b0001的令牌環優先級自高至低依次為DSP0、DSP1、DSP2、DSP3，編碼為4’b0010的令牌環優先級自高至低依次為DSP1、DSP2、DSP3、DSP0，編碼為4’b0100的令牌環優先級自高至低依次為DSP2、DSP3、DSP0、DSP1，編碼為4’b1000的令牌環優先級自高至低依次為DSP3、DSP0、DSP1、DSP2；對應四個核均有請求到來時，令牌環4’b0001，4’b0010，4’b0100，4’b1000按順序自上而下依次循環輪轉；

所述L2專用總線上SRIO從機發送專用通道編碼為2’b10的令牌環優先級為SRIO0從機發送專用通道優于SRIO1從機發送專用通道，編碼為2’b01的令牌環優先級為SRIO1從機發送專用通道優于SRIO0從機發送專用通道；SRIO主機發送專用通道編碼為2’b10的令牌環優先級為SRIO0主機發送專用通道優于SRIO1主機發送專用通道，編碼為2’b01的令牌環優先級為SRIO1主機發送專用通道優于SRIO0主機發送專用通道；令牌環2’b10，2’b10按順序自上而下依次循環輪轉。