[發明專利]高速低功耗多閾值異步置位復位D型觸發器

有效

• 申請號: 201510061519.5
• 申請日: 2015-02-06
• 公開（公告）號: CN104617922A
• 公開（公告）日: 2015-05-13
• 發明（設計）人: 羅恒;胡封林;劉宗林;魯建壯;李振濤;馬卓;趙天磊;屈婉霞;李永進;吳虎成;李勇;胡少飛;廖健
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K3/356
• 分類號: H03K3/356;H03K3/012
• 代理公司: 湖南兆弘專利事務所 43008
• 代理人: 周長清

1.一種高速低功耗多閾值異步置位復位D型觸發器，其特征在于，包括：

低功耗控制電路，用來接收低功耗控制輸入信號slp，對低功耗控制輸入信號slp進行緩沖處理后分別輸出信號：sleep和nsleep；

置位控制電路，用來接收異步置位輸入信號set，對異步置位輸入信號set進行緩沖處理后分別輸出信號：s和ns；

主鎖存器，用來接收數據輸入信d、正相時鐘輸入信號clk、反相時鐘輸入信號nclk、異步復位輸入信號r以及信號：sleep、nsleep、s和ns；所述主鎖存器在正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制下對數據輸入信號d進行鎖存處理后輸出qt；異步復位輸入信號r為低電平有效時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，處理后輸出qt為低電平“0”；異步置位輸入信號s為低電平有效、ns為高電平有效時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，處理后輸出qt為高電平“1”；

從鎖存器，用來接收正相時鐘輸入信號clk、反相時鐘輸入信號nclk、異步復位輸入信號r及信號qt、s、sleep和nsleep；所述從鎖存器在正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制下對qt進行鎖存處理后分別輸出第一數據信號q和第二數據信號nq；異步復位信號r為低電平有效時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，處理后輸出q，為低電平“0”，nq為高電平“1”；異步置位信號s為低電平有效、ns為高電平有效時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，處理后輸出q為高電平“1”，nq為低電平“0”。

2.根據權利要求1所述的高速低功耗多閾值異步置位復位D型觸發器，其特征在于，所述主鎖存器在接收sleep為高電平有效、nsleep為低電平有效信號時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，所述主鎖存器進入睡眠狀態，此時正相時鐘輸入信號clk為低電平“0”，?反相時鐘輸入信號nclk為高電平“1”。

3.根據權利要求1所述的高速低功耗多閾值異步置位復位D型觸發器，其特征在于，所述從鎖存器在接收sleep為高電平有效、nsleep為低電平有效信號時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，所述從鎖存器進入睡眠狀態，此時正相時鐘輸入信號clk為低電平“0”，?反相時鐘輸入信號nclk為高電平“1”，輸出值q，nq保持不變。

4.根據權利要求1或2或3所述的高速低功耗多閾值異步置位復位D型觸發器，其特征在于，所述低功耗控制電路具有一個輸入端和兩個輸出端，輸入端為slp，為低功耗控制信號，高有效；輸出端為sleep、nsleep，為睡眠和睡眠的非；所述低功耗控制電路包括一個兩級的反相器，其中第一級的反相器由P1?PMOS管和N1?NMOS管組成，其柵極連接slp，輸出作為低功耗控制電路的一個輸出端nsleep；第二級的反相器由P2?PMOS管和N2?NMOS管組成，其柵極連接nsleep，輸出作為低功耗控制電路的另一個輸出端sleep；P1?PMOS管和P2?PMOS管的襯底連接電源Vdd，源極連接電源Vdd；N1?NMOS管和N2?NMOS管的襯底接地Vss，源極連接地Vss。

5.根據權利要求1或2或3所述的高速低功耗多閾值異步置位復位D型觸發器，其特征在于，所述置位控制電路具有一個輸入端和兩個輸出端，輸入端為set，為異步置位控制信號，低有效；輸出端為s、ns，為置位和置位的非；所述置位控制電路為一個兩級的反相器，其中第一級的反相器由P1?PMOS管和N1?NMOS管組成，其柵極連接set，輸出作為置位控制電路的一個輸出端ns；第二級的反相器由P2?PMOS管和N2?NMOS管組成，其柵極連接ns，輸出作為置位控制電路的另一個輸出端s；P1?PMOS管和P2?PMOS管的襯底連接電源Vdd，源極連接電源Vdd；N1?NMOS管和N2?NMOS管的襯底接地Vss，源極連接地Vss。