[發明專利]用于發起故障保持狀態的裝置和方法

在審

• 申請號: 201510056815.6
• 申請日: 2015-02-04
• 公開（公告）號: CN104821823A
• 公開（公告）日: 2015-08-05
• 發明（設計）人: G·J·阿蘭;J·L·福特爾
• 申請（專利權）人: 赫梯特微波有限責任公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 郭思宇

本發明涉及用于對信號中斷的快速充電泵的保持的裝置和方法。在某些配置中，時鐘發生器系統包括鎖相環(PLL)、快速檢測電路和電耦合到PLL的環路濾波器的輸入端的開關。快速檢測電路相對快速地檢測PLL的輸入信號何時丟失。快速檢測電路能夠快速地檢測相位鎖定的損失，并可以將PLL置于故障保持，使得由PLL產生的時鐘信號的頻率保持在可接受范圍之內。

相關申請的交叉參考

本公開根據35USC§119(e)請求于2014年2月4日提交的美國臨時 申請No.61/935669的權益，在此通過引用并入本文。

本申請涉及***提交的標題為SYSTEM READY IN A CLOCK DISTRIBUTION CHIP、序列號________________[代理人案卷號 ADHIT.019A]和***提交的標題為APPARATUS ANDMETHODS FOR PHASE-LOCKED LOOPS WITH SOFT TRANSITION FROM HOLDOVER TOREACQUIRING PHASE LOCK、序列號 ________________[代理人案卷號ADHIT.044A]的共同未決申請以及 2014年2月4日提交的標題為SYSTEM READY IN A CLOCK DISTRIBUTIONCHIP,序列號61/935,510[代理人案卷號ADHIT.019PR 和2014年1月31日提交的標題為JITTER ATTENUATOR CIRCUIT WITH SOFT TRANSITION FROM HOLD-OVER TO RE-ACQUIRINGPHASE LOCK,序列號61/933,971[代理人案卷號ADHIT.044PR]的共同 未決申請，其每一個的公開內容在此全文引入。

技術領域

本發明實施例涉及電子電路，并且更具體地，涉及時鐘發生器電子 電路。

背景技術

時鐘發生器系統經常包括鎖相環(PLL)，以鎖定電壓控制振蕩器 (VCO)為呼入基準時鐘信號的相位。高精確度可調諧晶體振蕩器(VCXO)可以鎖相到相對嘈雜的參考時鐘信號。

發明內容

一個實施例包括一種裝置，其中該裝置包括：檢測電路，被配置為 確定在鎖相環或延遲鎖定環中是否存在非典型量的相位誤差；和故障保 持電路，被配置為進入其中頻率/延遲控制信號被保持穩定的故障保持狀 態，其中，當檢測器電路已經確定存在非典型量的相位誤差時，不同步 啟動故障保持狀態。

一個實施例包括發起故障保持狀態的方法，其中該方法包括確定在 鎖相環或延遲鎖定環中是否存在非典型量的相位誤差；并進入其中頻率/ 延遲控制信號被保持穩定的故障保持狀態，其中，當檢測器電路已經確 定存在非典型量的相位誤差時，不同步啟動故障保持狀態。

一個實施例包括一種裝置，其中該裝置包括：裝置，用于確定在鎖 相環或延遲鎖定環中是否存在非典型量的相位誤差；和裝置，用于進入 其中頻率/延遲控制信號被保持穩定的故障保持狀態，其中，當檢測器電 路已經確定存在非典型量的相位誤差時，不同步啟動故障保持狀態。

一個實施例包括一種裝置，其中，所述裝置包括檢測器電路，經配 置為基于鎖相環PLL的相位檢測器的輸出確定是否存在大于閾值量的相 位誤差；和故障保持電路，被配置成發起其中PLL的壓控振蕩器(VCO) 的控制電壓被保持穩定的保持狀態，其中當檢測器電路已確定大于所述 預定閾值量的相位誤差存在時，啟動故障保持狀態。

附圖說明

這些附圖和本文相關的描述提供說明本發明的具體實施方式，并不 意在限制。

圖1是根據本文教導的使用抖動衰減和時鐘發生電路的示例系統的 示意圖。

圖2是根據一個實施例的具有快速檢測的PLL的示意圖。

圖3是示出根據一個實施例的PLL中的快速檢測電路的連接的示意 圖。