[發明專利]多芯片半導體封裝結構及制作方法

有效

• 申請號: 201510054319.7
• 申請日: 2015-02-03
• 公開（公告）號: CN104600058B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 王曄曄;萬里兮;黃小花;沈建樹;錢靜嫻;翟玲玲;廖建亞;金凱;鄒益朝;王珍
• 申請（專利權）人: 華天科技（昆山）電子有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H01L25/04
• 代理公司: 昆山四方專利事務所32212
• 代理人: 盛建德,段新穎

技術領域

本發明涉及半導體封裝結構與工藝，具體是涉及一種多芯片半導體封裝結構及制作方法。

背景技術

隨著各式便攜信息裝置對內存特性需求日益多元化及電子產品的短、小、輕、薄的發展趨勢，目前，半導體芯片封裝結構的發展方向是將數個芯片封裝在一個系統內的多芯片(Multi-Chip?Package,MCP)封裝結構。用以實現在一個封裝體上達到多種功能或多種性能的要求。多芯片封裝結構是將不同類型的芯片，如記憶芯片、存儲器芯片、flash芯片等整合在一個封裝體內。

然而，在有限的芯片面積下整合多個芯片，材料的封裝厚度、可靠性及成本問題都需要解決。

發明內容

為了解決上述技術問題，本發明提出一種多芯片半導體封裝結構及制作方法，能夠在不增加封裝厚度的基礎上實現系統封裝，節約成本。

為實現上述目的，本發明的技術方案是這樣實現的：

一種多芯片半導體封裝結構，包括半導體芯片，所述半導體芯片具有第一表面和與其背對的第二表面；所述第一表面具有元件區和位于所述元件區周邊的若干個第一焊墊，所述第二表面形成有向所述第一表面延伸的開口和凹槽，且所述凹槽與所述元件區背對，所述開口與第一焊墊背對并暴露所述第一焊墊；所述第二表面、所述凹槽的內壁和所述開口的內壁上依次形成有第一絕緣層、金屬布線層和第二絕緣層，所述凹槽內放置有至少一個功能芯片，所述凹槽內的其他空余空間填充有絕緣材料，且所述金屬布線層電連接所述第一焊墊和所述功能芯片的焊墊。

作為本發明的進一步改進，所述凹槽內間隔放置有兩個所述功能芯片，兩個所述功能芯片的焊墊分別與所述金屬布線層電連接，且所述功能芯片和所述絕緣材料均位于所述第一絕緣層和所述金屬布線層之間。

作為本發明的進一步改進，所述第二絕緣層上留有若干缺口，所述缺口內形成有電連接所述金屬布線層的對外連接點。

作為本發明的進一步改進，所述對外連接點為BGA或LGA。

作為本發明的進一步改進，另設有連接層，所述功能芯片通過所述連接層連接于所述凹槽內第一絕緣層或所述半導體芯片上。

作為本發明的進一步改進，所述功能芯片為處理芯片或記憶芯片或flash芯片或前述的組合芯片。

作為本發明的進一步改進，所述絕緣材料為環氧樹脂或聚酰亞胺或苯并環丁烯或聚苯并惡唑或酚醛樹脂或聚氨酯。

作為本發明的進一步改進，所述元件區上設有保護層。

一種多芯片半導體封裝結構的制作方法，包括如下步驟：

a、準備一具有若干個半導體芯片的晶圓，每個所述半導體芯片具有第一表面和與第一表面背對的第二表面；所述半導體芯片的第一表面上具有元件區和位于所述元件區周邊的若干第一焊墊，若干個所述第一焊墊電連接所述元件區；

b、對所述晶圓的第二表面進行減薄；

c、在所述晶圓的第二表面上與每個半導體芯片的第一焊墊背對的位置刻出開口，同時，在所述晶圓的第二表面與每個半導體芯片的元件區背對的位置刻出凹槽；

d、在步驟c形成的晶圓的第二表面、每個開口的內壁、每個凹槽的內壁上覆蓋一層第一絕緣層，并使每個開口對應的第一焊墊暴露出來；

e、在步驟d后的每個凹槽內放置至少一個功能芯片，并使功能芯片的焊墊背向凹槽的底部；

f、在步驟e后的每個凹槽內填充絕緣材料，并使絕緣材料與第二表面上的第一絕緣層平齊；

g、通過光刻工藝將步驟f后的功能芯片的焊墊暴露出來；

h、在步驟g形成的第一絕緣層上、暴露出的第一焊墊的位置和暴露出的功能芯片的焊墊的位置沉積一層金屬布線層，形成第一焊墊與各功能芯片的焊墊以及各功能芯片焊墊之間的互連；

i、在步驟h后的金屬布線層外形成一層第二絕緣層，并在其上留有若干缺口；

j、在步驟i形成的每個缺口內形成電連接金屬布線層的對外連接點；

k、對晶圓進行切割，分立為單顆芯片，形成單個的多芯片半導體封裝結構。

作為本發明的進一步改進，步驟d放在步驟e之后，且步驟e中在凹槽內放置功能芯片前先涂覆一層連接層，再放置于凹槽內。