[發明專利]用于創建集成電路布局方法、計算機系統及可讀儲存媒介

有效

• 申請號: 201510043966.8
• 申請日: 2015-01-28
• 公開（公告）號: CN104809264B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: U·亨澤爾;R·曼
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及用于創建集成電路布局方法、計算機系統及可讀儲存媒介，提供一種包括得到集成電路的多個設計規則的方法，包括第一組設計規則與第二組設計規則。一種自動化布局建構制程是根據第一組設計規則而不是第二組設計規則進行，進而創造出該集成電路的布局。集成電路的布局是由違反設計規則檢查，其中違反設計規則表示該第二組設計規則中的至少一個未被滿足。如果在檢查該集成電路時發現有一或多個的違規設計，該集成電路的該布局可經由修改以符合每一個設計規則。

技術領域

本發明是關于集成電路的制造，更詳而言之，是有關于利用電子設計自動化技術來創造出集成電路的布局。

背景技術

集成電路通常包括大量的電路元件，特別是包括場效電晶體。其他類型的電路元件可能出現在集成電路中的包括電容，二極體以及電阻。在集成電路中的電路元件可經由用介電材料制成的導電金屬線的方式進行電連接，例如金屬鑲嵌技術。導電金屬線可被用在電路元件中與其上的基底上面彼此堆迭于頂部的多個互連層，像場效電晶體，電容，二極體與電阻的形成。不同互連層中的金屬線可利用內有金屬填充的接觸通孔來進行彼此的電連接。

由于現代集成電路的復雜性，在集成電路的設計上常采用自動化設計技術。

集成電路的設計可采用許多步驟。這些步驟可包括創造用戶規范來定義集成電路的功能。用戶規范可作為基礎用來創造暫存器傳輸級描述讓硬體暫存器之間的訊號流動和那些訊號之間的邏輯操作使得集成電路模型化。接著，集成電路的暫存器傳輸級描述可用于集成電路的物理設計，其特征在于集成電路的布局的創造。該創造出的布局可作為基礎來形成掩膜，其可被用于當作圖案化材料來制造集成電路。

集成電路的布局的創建是基于用來限定集成電路的布局的設計規則。例如，設計規則可定義集成電路的電路特征之間的間距，金屬線之間和/或接觸通孔之間的間距，電路特征的寬度，金屬線的寬度，定義用來涵蓋其他電路特征的邊的封裝區域，例如以金屬線涵蓋接觸通孔，或是限定相關的電路特征。

在集成電路的布局的創建中，設計規則可被模型化且被用于當作布局建構工具來執行創建集成電路的布局的自動化布局建構制程。

創建出布局后，該布局可被驗證和/或優化。特別是，設計規則可用來確認所創建出的布局是否有符合所有的設計規則。若在布局中發現錯誤，則該布局可被修正。為達到這個目的，可以進行圖案匹配技術。

美國專利第8,429,582號揭露一種自動修正布局的方法。從電子布局中的第一圖案被識別。這可依據設計規則檢查錯誤標記來完成。一或多個第二圖案，其可提供錯誤修正，可從數據庫或其他種已知為”好”圖案的數據結構來進行識別，例如，就設計規則檢查而言。這些圖案可被分組并進行計分處理以在多個第二圖案中選擇出一個。

美國專利第8,418,105號揭露了設計規則檢查的執行和基于規則的檢查雙重圖案化技術遵從性。如果設計失敗，一自動分解制程會進行分解該設計，且接著產生后分解布局，以再次檢查設計規則與雙重圖案化技術遵從性。該布局可被掃描其錯誤之處以比較與預先特征雙重圖案化技術兼容模式庫中的預特征圖案的相似處。當發現有匹配的地方時，在布局中的錯誤位置會基于所匹配的圖案進行自動修正。

在制造集成電路的先進技術中，例如，按照20奈米技術節點的技術，可能會涉及到大量的設計規則。另外，相較于早期技術節點考慮到的設計規則，20奈米技術節點的技術所涉及的設計規則可能具有更大程度的復雜性。

用于集成電路的布局的現有算法相對一組小的設計規則來說，是通常優化用于各種大量布局的選擇是正確的。與此相反的是，涉及以先進技術制造集成電路的設計規則很大程度可能會限制了正確布局的空間，像只有一組設計結構或圖案可能會限制所需布局情況的維持。此外，可能有些設計規則其用在布局建構工具中是困難的。因此，一種不被看好的設計規則的模型化被用在自動化布局建構工具上，其中這些無法輕易為自動化布局建構工具進行模型化的設計規則被容易模型化的設計規則所取代，但也導致正確布局空間所受到的限制比原先的設計規則來得大。