[發(fā)明專利]一種超大規(guī)模集成電路VLSI綜合方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201510033959.X
• 申請(qǐng)日: 2015-01-23
• 公開(kāi)（公告）號(hào): CN104573261B
• 公開(kāi)（公告）日: 2017-10-13
• 發(fā)明（設(shè)計(jì)）人: 張永照;童元滿;李仁剛
• 申請(qǐng)（專利權(quán)）人: 浪潮電子信息產(chǎn)業(yè)股份有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 濟(jì)南信達(dá)專利事務(wù)所有限公司37100
• 代理人: 姜明

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種超大規(guī)模集成電路VLSI綜合方法。

背景技術(shù)

隨著數(shù)字集成電路的不斷發(fā)展，芯片復(fù)雜度愈來(lái)愈深，規(guī)模也愈來(lái)愈大。綜合工作是溝通前端邏輯設(shè)計(jì)和后端物理設(shè)計(jì)的重要橋梁，綜合工作的速度和質(zhì)量嚴(yán)重影響著后端物理設(shè)計(jì)的開(kāi)展，從而對(duì)芯片的流片產(chǎn)生重要影響。因此，這就需要構(gòu)建一種合理、高效的綜合環(huán)境加快綜合工作的進(jìn)行。而對(duì)于超大規(guī)模集成電路，綜合過(guò)程中存在兩個(gè)重要問(wèn)題：一是芯片邏輯層次多，每一層分別包含若干個(gè)的子模塊；二是規(guī)模大，可能上億門電路。如果進(jìn)行全芯片的綜合，需要大量的內(nèi)存，對(duì)服務(wù)器提出很高要求，同時(shí)，花費(fèi)時(shí)間長(zhǎng)，無(wú)法對(duì)各種設(shè)置進(jìn)行及時(shí)的修正，嚴(yán)重影響網(wǎng)表按質(zhì)按量的提交。

超大規(guī)模集成電路，規(guī)模過(guò)大全芯片整體綜合通常采用自上向下top-down策略，該綜合方法存在資源要求高、時(shí)間開(kāi)銷大、迭代代價(jià)高等問(wèn)題，同時(shí)芯片層級(jí)多、模塊差異化，無(wú)法采用完全相同的綜合約束進(jìn)行綜合和優(yōu)化時(shí)序。

考慮到現(xiàn)有的集成電路規(guī)模與日俱增的影響，導(dǎo)致芯片愈來(lái)愈復(fù)雜，規(guī)模愈來(lái)愈大，同時(shí)，市場(chǎng)對(duì)芯片時(shí)效性的要求，綜合工作是前后端銜接的重要環(huán)節(jié)。因此，合理有效的綜合工作展開(kāi)，變得更加重要。

本發(fā)明采用down-top綜合策略，通過(guò)合理的劃分邏輯層次和對(duì)腳本的有效管理，實(shí)現(xiàn)了綜合工作的高效進(jìn)行。

發(fā)明內(nèi)容

本發(fā)明為了彌補(bǔ)現(xiàn)有技術(shù)的缺陷，提供了一種簡(jiǎn)單、高效的超大規(guī)模集成電路VLSI綜合方法。

本發(fā)明是通過(guò)如下技術(shù)方案實(shí)現(xiàn)的：

一種超大規(guī)模集成電路VLSI綜合方法，其特征在于包括以下步驟：

（1）根據(jù)各子模塊按邏輯功能、邊界條件、模塊大小條件進(jìn)行劃分，劃分出各個(gè)可綜合的子模塊，創(chuàng)建可執(zhí)行腳本，將專用腳本和通用腳本按以下定義順序添加入可執(zhí)行腳本中，并啟動(dòng)綜合工作；可執(zhí)行腳本用于與綜合平臺(tái)交互，用于管理其他所有設(shè)置腳本的讀入，避免在綜合不同階段中手工讀入各個(gè)設(shè)置腳本，同時(shí)，根據(jù)各模塊特性、綜合結(jié)果及工作需求添加特定的腳本設(shè)置，便于不同模塊綜合的環(huán)境管理；

（2）根據(jù)全芯片綜合要求，定義Variable設(shè)置腳本，統(tǒng)一管理待綜合子模塊的頂層變量設(shè)置、各子模塊的RTL源代碼文件列表、綜合報(bào)告/信息提取輸出路徑、時(shí)鐘周期、hold/setup；

（3）定義library設(shè)置腳本，統(tǒng)一管理待綜合子模塊所用到的標(biāo)準(zhǔn)單元庫(kù)及各種IP的讀入，標(biāo)準(zhǔn)單元庫(kù)包括工藝庫(kù)、技術(shù)庫(kù)及Design Ware庫(kù)，不同模塊所用到的IP不一致，有些模塊不會(huì)使用到IP，每個(gè)待綜合子模塊單獨(dú)管理

（4）定義RTL讀入設(shè)置腳本，用于讀入設(shè)計(jì)源代碼及調(diào)用綜合頂層變量，各子模塊單獨(dú)管理，同時(shí)負(fù)責(zé)對(duì)含有子模塊綜合網(wǎng)表文件的讀入；

（5）定義綜合環(huán)境設(shè)置腳本，主要是對(duì)芯片的整體工作環(huán)境、采用何種線載模塊情況設(shè)置，該腳本適用于所有待綜合子模塊及頂層模塊；

（6）定義RTL約束設(shè)置腳本，調(diào)用Variable設(shè)置腳本中的相關(guān)變量，用于管理芯片設(shè)計(jì)目標(biāo)及綜合策略的選擇和綜合的啟動(dòng)，各子模塊單獨(dú)管理；

（7）定義綜合報(bào)告設(shè)置腳本，綜合成功后，通過(guò)調(diào)用Variable設(shè)置腳本中變量，將約束、時(shí)序、面積、功耗、關(guān)鍵路徑信息打印出來(lái)并寫入指定工作目錄下，約束內(nèi)容的輸出；

（8）定義信息提取設(shè)置腳本，在綜合結(jié)束后，從綜合日志及綜合輸出報(bào)告中提取出Error / Warning信息，方便直觀檢查及綜合報(bào)告中相應(yīng)信息。

采用自底向上down-top綜合策略，當(dāng)最低一級(jí)各子模塊綜合完成后，進(jìn)行上一層級(jí)的模塊綜合，直至芯片頂層。

采用專用腳本與通用腳本相結(jié)合的方式，各設(shè)置腳本并不直接讀入DC平臺(tái)，而是由構(gòu)建的可執(zhí)行腳本統(tǒng)一管理，通過(guò)讀入可執(zhí)行腳本，依次調(diào)用各設(shè)置腳本。

本發(fā)明的有益效果是：該超大規(guī)模集成電路VLSI綜合方法，采用down-top策略綜合超大規(guī)模集成電路，通過(guò)腳本控制，將綜合平臺(tái)設(shè)置劃分為專用設(shè)置和通用設(shè)置，對(duì)綜合平臺(tái)的維護(hù)更加簡(jiǎn)單方便，此外，增加的信息提取設(shè)置腳本，實(shí)現(xiàn)了對(duì)日志文件和綜合結(jié)果的自動(dòng)化處理。

附圖說(shuō)明

附圖1為發(fā)明綜合平臺(tái)結(jié)構(gòu)示意圖。

附圖2為發(fā)明綜合層次及腳本調(diào)用示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明。該超大規(guī)模集成電路VLSI綜合方法，包括以下步驟：