[發明專利]半導體裝置

有效

• 申請號: 201510020948.8
• 申請日: 2010-04-05
• 公開（公告）號: CN104617145B
• 公開（公告）日: 2019-11-19
• 發明（設計）人: 中野佑紀
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 劉建<國際申請>=<國際公布>=<進入國

本發明的半導體裝置包括：第一導電型的半導體層，其由SiC構成；第二導電型的主體區域，其形成于所述半導體層的表層部；柵溝道，其通過從所述半導體層的表面下挖而形成，且底面形成于所述半導體層的所述主體區域的下方的部分；第一導電型的源區域，其在所述主體區域的表層部與所述柵溝道的側面相鄰而形成；柵絕緣膜，其形成于所述柵溝道的所述底面及所述側面上，且所述底面上的部分的厚度大于所述側面上的部分的厚度；柵電極，其經由所述柵絕緣膜埋設于所述柵溝道；注入層，其通過第二導電型雜質的注入而形成于所述半導體層的從所述柵溝道的底面至所述半導體層的厚度方向中途部的部分。

本申請是申請號為201080016444.4、申請日為2010年4月5日、發明名稱為“半導體裝置及半導體裝置的制造方法”的分案申請。

技術領域

本發明涉及使用了SiC的半導體裝置及其制造方法。

背景技術

近年，作為用于實現高耐壓、低通態電阻的下一代的功率設備材料，一直所研討的是使用SiC(硅碳化物：碳化硅)的使用。

另外，作為用于功率設備的微細化及降低通態電阻的結構，公知的是溝道柵結構。例如，在功率MOSFET中，主流是采用溝道柵結構的功率MOSFET。

圖12是現有的具有溝道柵型VDMOSFET的SiC半導體裝置的示意剖面圖。

半導體裝置101具有構成半導體裝置101的基體的N⁺型的SiC基板102。在SiC基板102的Si面(硅面)上層疊有由與SiC基板102相比低濃度地摻雜了N型雜質的SiC(硅碳化物：碳化硅)構成的N^-型的外延層103。外延層103的基層部構成維持了外延成長后的狀態的N^-型的漏區域104。另外，在外延層103的漏區域104上，P型的主體區域105與漏區域104相接而形成。

在外延層103上從其表面117(Si面)下挖而形成柵溝道106。柵溝道106在層厚方向上貫通主體區域105，其最深部(底面116)到達漏區域104。

在柵溝道106內，通過使柵溝道106的側面114及底面116熱氧化，由SiO₂構成的柵絕緣膜107形成于柵溝道106的內面整個區域。

而且，通過利用高濃度地摻雜了N型雜質的多晶硅完全填埋柵絕緣膜107的內側，而在柵溝道106內埋設柵電極108。

在外延層103的表層部，在相對于柵溝道106與柵寬度正交的方向(圖12的左右方向)的兩側形成有N⁺型的源區域109。源區域109沿著柵溝道106在沿著柵寬度的方向上延伸，其底部與主體區域105相接。

另外，在外延層103形成有從其表面117貫通與柵寬度正交的方向上的源區域109的中央部且與主體區域105連接的P⁺型的主體接觸區域110。

在外延層103上層疊有由SiO₂構成的層間絕緣膜111。在層間絕緣膜111上形成有源配線112。源配線112接地。而且，源配線112經由在層間絕緣膜111上形成的接觸孔113而與源區域109及主體接觸區域110電連接。

在SiC基板102的背面(碳面：C面)形成有漏配線115。

以在源配線112和漏配線115之間(源-漏間)產生了規定的電位差的狀態，對柵電極108施加規定的電壓(柵閾值電壓以上的電壓)，由此利用來自柵電極108的電場在主體區域105的與柵絕緣膜107之間的界面附近形成溝道。由此，在源配線112和漏配線115之間流動電流，VDMOSFET成為導通狀態。

現有技術文獻

專利文獻1：特開2008-294210號公報