[發明專利]一種多DMD拼接的曝光系統及方法

有效

• 申請號: 201510019956.0
• 申請日: 2015-01-15
• 公開（公告）號: CN104516216A
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 黃新棟;王旭
• 申請（專利權）人: 廈門理工學院
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 廈門市精誠新創知識產權代理有限公司 35218
• 代理人: 巫麗青

1.一種多DMD拼接的曝光系統，其特征在于：包括主機、核心控制板、多個DMD驅動板和DMD芯片，所述的主機與核心控制板通過USB線纜相連，核心控制板和DMD驅動板間通過并行總線相連，DMD芯片與DMD驅動板相連，所述主機用于將二值圖像分割成多個子圖像，并對每個子圖像進行編號，并依序將子圖像通過USB線纜發送至核心控制板，所述核心控制板用于接收子圖像，并根據編號將子圖像通過并行總線同步發送至多個DMD驅動板，所述DMD驅動板根據編號接收子圖像，并驅動DMD芯片對子圖像進行同步翻轉，實現投影曝光。

2.根據權利要求1所述的一種多DMD拼接的曝光系統，其特征在于：所述核心控制板包括電源管理模塊、USB3.0接口、FPGA模塊和高速并行接口，所述電源管理模塊為USB3.0接口、FPGA模塊和高速并行接口供電，所述USB3.0接口通過USB線纜與主機連接，所述USB3.0接口還通過并行接口與FPGA模塊連接，并實時將接收到的子圖像發送至FPGA模塊，FPGA模塊將子圖像存儲至FIFO緩存，FPGA模塊從FIFO緩存中讀出數據，通過高速并行接口傳輸至DMD驅動板。

3.根據權利要求1所述的一種多DMD拼接的曝光系統，其特征在于：所述DMD驅動板包括FPGA核心驅動模塊、DMD芯片和DAD芯片，所述FPGA核心驅動模塊與DMD芯片和DAD芯片連接，DAD芯片與DMD芯片連接，FPGA核心驅動模塊接收高速并行接口發送的子圖像，并緩存在FIFO中，通過FPGA編寫的DAD芯片和DMD芯片驅動狀態機控制圖像數據寫入DMD，實現子圖像曝光。

4.一種多DMD拼接的曝光方法，適用于權利要求1至3任一系統，其特征在于：包括以下步驟：

主機將二值圖像分割成多個子圖像，并對每個子圖像進行編號，并依序將子圖像通過USB線纜發送至核心控制板，

核心控制板接收子圖像，并根據編號將子圖像通過并行總線同步發送至多個DMD驅動板，

DMD驅動板根據編號接收子圖像，并驅動DMD芯片對子圖像進行同步翻轉，實現投影曝光。