[發明專利]堆疊式半導體封裝件有效
| 申請號: | 201510018605.8 | 申請日: | 2015-01-14 |
| 公開(公告)號: | CN104779215B | 公開(公告)日: | 2019-07-05 |
| 發明(設計)人: | 崔允碩;權赫萬;趙汊濟;趙泰濟 | 申請(專利權)人: | 三星電子株式會社 |
| 主分類號: | H01L23/12 | 分類號: | H01L23/12 |
| 代理公司: | 北京天昊聯合知識產權代理有限公司 11112 | 代理人: | 陳源;張帆 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 堆疊 半導體 封裝 | ||
1.一種堆疊式半導體封裝件,包括:
下芯片,其具有設置有多個穿通電極的穿通電極區域和與所述穿通電極區域分開布置的功能塊區域,所述穿通電極區域沿著垂直于所述下芯片的有源表面的縱向的橫向布置,多個功能塊設置在所述功能塊區域中,
其中,所述下芯片的有源表面具有在縱向上測量的第一長度和在橫向上測量的第二長度,所述第一長度大于所述第二長度,
其中,所述穿通電極區域具有在縱向上測量的第一寬度,并且
其中,所述多個功能塊中的至少一個功能塊的各個邊緣的長度比第二長度與第一寬度之間的差的一半更長;以及
至少一個上芯片,其堆疊在所述下芯片上,并且具有設置有對應于所述多個穿通電極的多個接合焊盤的焊盤區域。
2.根據權利要求1所述的堆疊式半導體封裝件,其中,所述焊盤區域沿著所述上芯片在縱向上的中心軸線設置。
3.根據權利要求1所述的堆疊式半導體封裝件,其中,所述下芯片包括彼此間隔開的第一功能塊區域和第二功能塊區域,并且所述穿通電極區域設置在所述第一功能塊區域和所述第二功能塊區域之間。
4.根據權利要求1所述的堆疊式半導體封裝件,其中,所述至少一個上芯片的有源表面在縱向側上的邊緣區延伸超出所述下芯片在橫向側上的邊緣。
5.根據權利要求1所述的堆疊式半導體封裝件,其中,所述至少一個上芯片的有源表面在橫向側上的邊緣區延伸超出所述下芯片的邊緣。
6.根據權利要求1所述的堆疊式半導體封裝件,其中,所述上芯片的有源表面在縱向上的相對邊緣延伸超出所述下芯片的對應的邊緣。
7.根據權利要求1所述的堆疊式半導體封裝件,其中,所述上芯片的焊盤區域設置為鄰近所述上芯片在橫向側上的邊緣。
8.根據權利要求3所述的堆疊式半導體封裝件,其中,所述穿通電極區域沿著所述下芯片的有源表面的中心軸線布置。
9.根據權利要求1所述的堆疊式半導體封裝件,其中所述第二長度比所述第一長度與所述第一寬度之間的差更短。
10.根據權利要求9所述的堆疊式半導體封裝件,其中,用于所述功能塊的實際部件區域或虛擬區域的邊緣長度與所述第二長度相等或比所述第二長度更短。
11.根據權利要求1所述的堆疊式半導體封裝件,其中,所述穿通電極區域是第一穿通電極區域,所述下芯片還包括第二穿通電極區域,所述第一穿通電極區域和所述第二穿通電極區域設置為鄰近所述下芯片的有源表面的相對邊緣,并且
其中,所述至少一個上芯片包括至少兩個上芯片,所述至少兩個上芯片各自堆疊在所述第一穿通電極區域和所述第二穿通電極區域中的對應的一個穿通電極區域上。
12.根據權利要求11所述的堆疊式半導體封裝件,其中,所述第一長度減去所述第一寬度的兩倍大于所述第二長度,并且
其中,在所述功能塊區域中設置方形功能塊,所述方形功能塊的長度與所述第二長度相等或比所述第二長度更短。
13.根據權利要求11所述的堆疊式半導體封裝件,其中,所述第一長度減去所述第一寬度的兩倍小于所述第二長度,并且
其中,在所述功能塊區域中設置方形功能塊,所述方形功能塊的長度與所述第一長度減去所述第一寬度的兩倍相等或比所述第一長度減去所述第一寬度的兩倍更短。
14.根據權利要求11所述的堆疊式半導體封裝件,其中,所述至少兩個上芯片中的每一個上芯片的有源表面在橫向側上的內邊緣區的一部分設置在所述下芯片的有源表面上,并且與所述內邊緣區相對的外邊緣區設置在所述下芯片的邊緣以外。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三星電子株式會社,未經三星電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510018605.8/1.html,轉載請聲明來源鉆瓜專利網。





