[發明專利]電子器件、半導體封裝件及其制造方法

在審

• 申請號: 201510017227.1
• 申請日: 2015-01-13
• 公開（公告）號: CN104779219A
• 公開（公告）日: 2015-07-15
• 發明（設計）人: 樸辰遇
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/13
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;張帆

相關申請的交叉引用

本申請要求于2014年1月15日在韓國知識產權局提交的韓國專利申請No.10-2014-0005205的優先權，該申請的公開以引用方式全文并入本文中。

技術領域

公開的實施例涉及一種半導體封裝件，更具體地說，涉及一種能夠減輕其上安裝有半導體芯片的襯底的應力的半導體封裝件及其制造方法。

背景技術

通常，通過在晶圓上執行多個半導體工藝來形成多個半導體芯片。然后，通過在晶圓上執行封裝工藝以便將多個半導體芯片中的每一個安裝在印刷電路板(PCB)上來形成半導體封裝件。半導體封裝件可包括半導體芯片、其上安裝有半導體芯片的PCB、用于將半導體芯片和PCB電連接的接合線或凸塊以及用于密封半導體芯片的密封構件。可通過經設置在PCB下方的焊料球將多個半導體封裝件安裝在模塊襯底上來形成存儲器模塊。在形成半導體封裝件或存儲器模塊(其中一個或多個芯片安裝在襯底和/或PCB上)的工藝過程中，例如，在封裝件或模塊的特定元件的重復加熱和冷卻過程中，某些連接會分離、變弱、開裂等。結果，對這種不足的防止是理想的。

發明內容

公開的實施例提供了一種諸如具有高可靠性和良好性能的半導體封裝件的電子器件，例如，通過減輕由于襯底與密封構件和/或半導體芯片之間的熱膨脹系數(CTE)差所導致的將被施加至其上安裝有半導體芯片的襯底的應力，并且提供了制造該電子器件的方法。

根據一個實施例，一種半導體封裝件包括：襯底；第一半導體芯片，其設置在襯底的第一表面上，第一半導體芯片為設置在襯底的第一表面上的唯一半導體芯片或者為形成在襯底的第一表面上的最下面的半導體芯片；多個外部連接端子，其設置在與襯底的第一表面相對的襯底的第二表面上；應力緩沖層，其形成在襯底的第一表面上，以與所述多個外部連接端子中的至少一個豎直重疊，其中，應力緩沖層形成在襯底的邊緣部分上并且不接觸第一半導體芯片或與第一半導體芯片豎直重疊；以及密封構件，其覆蓋第一芯片和應力緩沖層。

應力緩沖層的模量可減小根據襯底與密封構件之間的熱膨脹系數(CTE)的差的應力和/或應變。

在一個實施例中，應力緩沖層的模量低于襯底的模量。

在一個實施例中，應力緩沖層的模量低于襯底、第一半導體芯片和密封構件中的每一個的模量。

在一個實施例中，應力緩沖層形成在襯底的第一表面的設置有第一半導體芯片的部分以外的部分上。

在特定的實施例中，應力緩沖層包括在襯底的相對端部上的至少兩個緩沖結構，每個緩沖結構沿著襯底的邊緣部分縱向延伸并且從襯底的邊緣內部橫向延伸至襯底的邊緣。

應力緩沖層可按照基于第一半導體芯片對稱的形式形成在襯底的第一表面上。

在一個實施例中，應力緩沖層在第一半導體芯片的兩個面對側或四側形成在襯底的第一表面上。

在一個實施例中，應力緩沖層從密封構件的側表面暴露出來。

在特定的實施例中，第二半導體芯片可堆疊在第一半導體芯片上。第一半導體芯片可設置在襯底上，其無源表面面對襯底的第一表面，并且第一半導體芯片可通過多條導線電連接至襯底。在示例實施例中，第二半導體芯片通過凸塊堆疊在第一半導體芯片上，其有源表面面對第一半導體芯片的有源表面，并且第二半導體芯片通過凸塊、第一半導體芯片的重布線(rewiring)和導線電連接至襯底。

在特定的實施例中，第一半導體芯片是半導體芯片堆疊件的一部分，該半導體芯片堆疊件至少包括堆疊在第一半導體芯片上的第二半導體芯片，并且半導體芯片堆疊件的最靠近襯底的半導體芯片通過多個凸塊連接至襯底，并且半導體芯片堆疊件的其余半導體芯片通過多個襯底通孔電連接至襯底。

根據其它示例實施例，一種電子器件包括：封裝襯底；第一半導體芯片，其設置在封裝襯底的第一表面上，第一半導體芯片為設置在封裝襯底的第一表面上的唯一半導體芯片或者為形成在封裝襯底的第一表面上的最下面的半導體芯片；多個外部連接端子，其設置在與封裝襯底的第一表面相對的封裝襯底的第二表面上；封蓋層，其覆蓋第一半導體芯片并且覆蓋襯底的第一表面；第一緩沖結構，其在襯底的第一邊緣部分形成在襯底的第一表面與封蓋層之間，第一緩沖結構與第一半導體芯片的第一側間隔預定距離；以及第二緩沖結構，其在襯底的第二邊緣部分形成在襯底的第一表面與封蓋構件之間，第二邊緣部分與第一邊緣部分相對，并且第二緩沖結構與第一半導體芯片的第二側間隔預定距離。第一緩沖結構和第二緩沖結構中的每一個的模量可小于封裝襯底的模量并且小于封蓋層的模量。