[發明專利]基于千兆以太網視覺協議的以太網控制器IP核及方法有效
| 申請號: | 201510014943.4 | 申請日: | 2015-01-12 |
| 公開(公告)號: | CN104572574B | 公開(公告)日: | 2018-01-02 |
| 發明(設計)人: | 葉莉華;姚克奇;杭建軍;涂平平;彭佩紅;薛扣粉;崔一平 | 申請(專利權)人: | 東南大學 |
| 主分類號: | G06F15/78 | 分類號: | G06F15/78;H04L12/801 |
| 代理公司: | 江蘇永衡昭輝律師事務所32250 | 代理人: | 王斌 |
| 地址: | 210096*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 千兆 以太網 視覺 協議 控制器 ip 方法 | ||
1.一種基于GigE Vision協議的以太網控制器IP核,其特征在于:
整個IP核由MAC控制模塊(1)、PHY管理接口模塊(2)、發送控制模塊(3)、流控制模塊(4)、接收控制模塊(5)組成,使用硬件邏輯實現IP、ARP、UDP以及GigE Vision協議的封包和解析,遵循Avalon Memory-Mapped接口規范以及GMII接口規范;
MAC控制模塊(1)包含寄存器單元(1.1)、模塊控制單元(1.2)以及總線控制單元(1.3),接收NIOS處理器發送的總線信息,控制其他模塊;
PHY管理接口模塊(2)用于訪問PHY寄存器,根據PHY訪問控制信號(6)及PHY管理接口時序規范,自動生成MDC時鐘和MDIO數據,控制PHY管理接口,訪問PHY寄存器,生成PHY訪問反饋信號(7);
發送控制模塊(3)包含第一雙端口RAM(3.1)、協議封包模塊(3.2)、第二雙端口RAM(3.3)以及GMII發送模塊(3.4),根據發送控制信號(8)、ARP發送控制信號(17)以及丟包重發控制信號(15)自動發送相應的以太網數據包,生成發送反饋信號(10);
流控制模塊(4)包含圖像存儲控制模塊(4.1)以及流檢測模塊(4.2),根據存儲控制信號(14)、流控制信號(19),通過GVSP數據讀取總線(18)讀取GVSP數據,將圖像數據寫入圖像存儲RAM中,并生成存儲反饋信號(13),同時檢測丟包情況,控制丟包重發控制信號(15);
接收控制模塊(5)包含第三雙端口RAM(5.1)、第四雙端口RAM(5.2)、第五雙端口RAM(5.3)、協議解析模塊(5.4)、異步FIFO(5.5)以及GMII接收模塊(5.6),接收以太網數據包,根據接收控制信號(11)對其進行解析,生成接收反饋信號(12)和流控制信號(19),并分別通過接收數據讀取總線(16)以及GVSP數據讀取總線(18)發送解析的數據。
2.根據權利要求1所述的基于GigE Vision協議的以太網控制器IP核,其特征在于寄存器單元(1.1)用于存放控制信息、狀態信息、本機網絡地址信息以及相機網絡地址信息;模塊控制單元(1.2)根據寄存器單元(1.1)存放的信息及接收的反饋信息,生成PHY訪問控制信號(6)、發送控制信號(8)、接收控制信號(11)和存儲控制信號(14);總線控制單元(1.3)對來自Avalon Memory-Mapped從接口的地址和控制信號進行解析,實現CPU對IP核中不同的地址空間的訪問,包括寄存器單元(1.1)、第一雙端口RAM(3.1)、第三雙端口RAM(5.1)及第四雙端口RAM(5.2)。
3.根據權利要求1所述的基于GigE Vision協議的以太網控制器IP核,其特征在于第一雙端口RAM(3.1)通過發送數據寫入總線(9)接收發送數據并緩存,將發送數據從系統所在時鐘域轉換到GMII發送模塊(3.4)所在時鐘域;協議封包模塊(3.2)包含IP協議封包模塊(3.2.1)、UDP協議封包模塊(3.2.2)、GVCP協議封包模塊(3.2.3)以及ARP協議封包模塊(3.2.4),根據發送控制信號(8),自動為發送數據封包網絡協議,將包首數據存入第二雙端口RAM(3.3);GMII發送模塊(3.4)包含CRC-32生成模塊(3.4.1),將第一雙端口RAM(3.1)和第二雙端口RAM(3.3)的數據組合成為以太網幀并發送;CRC-32生成模塊(3.4.1)自動生成32位CRC校驗碼。
4.根據權利要求1所述的基于GigE Vision協議的以太網控制器IP核,其特征在于流檢測模塊(4.2)讀取第五雙端口RAM(5.3),根據GVSP協議獲取圖像數據包ID號及圖像數據,檢測丟包情況,自動計算丟失數據包的ID號,生成丟包重發控制信號(15);圖像存儲控制模塊(4.1)根據圖像數據包ID號以及存儲控制信號(14),控制Avalon Memory-Mapped主接口,自動計算存儲地址,將圖像數據存儲到圖像存儲RAM中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東南大學,未經東南大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510014943.4/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:顯示消息的方法和裝置
- 下一篇:一種基于FPGA的容錯主從同步串行通訊系統





