[發(fā)明專利]一種集成電路的內(nèi)建自測試方法及應(yīng)用

有效

• 申請?zhí)枺?/td>: 201510014547.1
• 申請日: 2015-01-12
• 公開（公告）號: CN104515950B
• 公開（公告）日: 2018-05-22
• 發(fā)明（設(shè)計(jì)）人: 潘中良;陳翎
• 申請（專利權(quán)）人: 華南師范大學(xué)
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 廣州市華學(xué)知識產(chǎn)權(quán)代理有限公司 44245
• 代理人: 蘇運(yùn)貞

本發(fā)明公開了一種集成電路的內(nèi)建自測試方法及應(yīng)用。本發(fā)明通過使用二元判定圖來生成電路中每一個故障的所有測試矢量，并通過對測試矢量的選取，來獲得具有極小規(guī)模的電路測試集；在被測電路的內(nèi)建自測試中直接使用這種極小規(guī)模的電路測試集來對電路進(jìn)行測試。本發(fā)明可以使內(nèi)建自測試達(dá)到100％的故障覆蓋率，同時在測試時間方面由于是使用了極小規(guī)模測試集，因此使測試時間有了很大地降低，可以使測試時間達(dá)到較小。因此，本發(fā)明提供的內(nèi)建自測試方法能有效地檢測集成電路中是否存在故障。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路測試領(lǐng)域，特別涉及一種集成電路的內(nèi)建自測試方法及應(yīng)用。

背景技術(shù)

在集成電路的設(shè)計(jì)與制造過程中，首先要確保電路的設(shè)計(jì)符合事先定義的產(chǎn)品功能規(guī)范，其次在電路芯片的生產(chǎn)過程中的缺陷和誤差等可能導(dǎo)致部分產(chǎn)品中存在故障，針對此類問題而進(jìn)行的檢測過程稱為電路測試。

在電路測試的早期，測試過程往往被安排在芯片設(shè)計(jì)和制造過程之后。測試工程師通過使用電路的功能與結(jié)構(gòu)，并結(jié)合一定的測試算法來制定產(chǎn)品的測試方案。隨著電路集成度和復(fù)雜度的不斷增加，而電路的外部管腳卻又非常有限，這導(dǎo)致外部測試設(shè)備對于電路內(nèi)部的可控制能力和可觀測能力下降，測試生成和故障模擬都面臨著困難，從而極大地增加了測試的難度和成本。因此，為了解決電路的測試問題，需要人們在設(shè)計(jì)電路的同時就考慮電路的測試問題，即進(jìn)行電路的可測性設(shè)計(jì)?？蓽y性設(shè)計(jì)除了在設(shè)計(jì)電路的結(jié)構(gòu)時盡量采取有利于測試的方案，還經(jīng)常將一些具有測試用途的結(jié)構(gòu)加入到電路中，這樣不僅可以改善電路的可測性，還可以減小總的測試成本。目前，可測性設(shè)計(jì)已成為大規(guī)模集成電路設(shè)計(jì)中的必不可少的一個重要手段。

內(nèi)建自測試(Built-In Self-Test，BIST)就是一種可測性設(shè)計(jì)技術(shù)，它能夠最大限度地把測試過程集成在芯片內(nèi)部，同時支持芯片的全速測試(即在電路的工作時鐘頻率下進(jìn)行的測試)。內(nèi)建自測試的基本思想是使被測電路自己生成能檢測電路中的故障的測試矢量，而不是要求通過外部的測試設(shè)備來生成并施加測試向量。因此，內(nèi)建自測試必須有附加的額外電路，它通常由如下三部分組成：測試矢量生成器、測試響應(yīng)分析器和測試控制器。測試矢量生成器主要完成測試矢量的產(chǎn)生，測試響應(yīng)分析器主要完成被測電路響應(yīng)的壓縮和比較，測試控制器完成整個測試過程的控制。測試矢量生成器所產(chǎn)生的測試向量在時鐘脈沖的作用下施加到被測電路上；為了減少測試響應(yīng)數(shù)據(jù)所占用的存儲空間和便于分析，常常將響應(yīng)數(shù)據(jù)進(jìn)行壓縮，測試響應(yīng)分析器就是把測試響應(yīng)數(shù)據(jù)壓縮成特征符號并進(jìn)行比較。

內(nèi)建自測試具有如下的優(yōu)點(diǎn)：(1)可以進(jìn)行全速測試，即在電路的工作時鐘頻率下進(jìn)行測試，因此可以檢測電路在實(shí)際工作條件下所存在的故障；(2)可以實(shí)現(xiàn)對電路的在線測試，這一點(diǎn)對可靠性要求較高的系統(tǒng)具有很好的實(shí)際意義；(3)減少了對昂貴的測試儀器的依賴性。

對內(nèi)建自測試的設(shè)計(jì)，達(dá)到較高的故障覆蓋率和較短的測試時間，是人們在內(nèi)建自測試的研究方面一直追求的目標(biāo)。而且，現(xiàn)有的電路內(nèi)建自測試方法較難達(dá)到較高的故障覆蓋率(例如100％的故障覆蓋率)或者需要較長的測試時間。

發(fā)明內(nèi)容

本發(fā)明的首要目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種集成電路的內(nèi)建自測試方法。本發(fā)明通過使用二元判定圖來生成電路中每一個故障的所有測試矢量，并通過對測試矢量的適當(dāng)選取，來獲得具有極小規(guī)模的電路測試集，之后，在內(nèi)建自測試中直接使用這種極小規(guī)模測試集來對電路進(jìn)行測試，從而提供了一種具有100％的故障覆蓋率和較短測試時間的內(nèi)建自測試方法。

本發(fā)明的另一個目的在于提供所述集成電路的內(nèi)建自測試方法的應(yīng)用。

本發(fā)明在后面的闡述中使用了一些約定與術(shù)語，為清晰起見，下面對它們先進(jìn)行說明：