[發明專利]異質結半導體器件

在審

• 申請號: 201510013279.1
• 申請日: 2015-01-12
• 公開（公告）號: CN104835855A
• 公開（公告）日: 2015-08-12
• 發明（設計）人: 約翰內斯·J·T·M·唐克爾;霍德弗里德斯·A·M·胡爾克斯;斯蒂凡·巴斯蒂安·西蒙·海爾;邁克爾·安東尼·阿曼德·因贊特
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/778;H01L29/06;H01L23/31
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種異質結半導體器件，其特征在于，包括：

襯底；

設置在襯底上的多層結構，所述多層結構包括：

第一層，包括設置在襯底上的第一半導體；

第二層，包括設置在第一層上的第二半導體，以在第一層與第二層之間形成界面，其中第二半導體與第一半導體不同，從而在界面附近處形成二維電子氣；

鈍化層，包括設置在第二層上的半導體鈍化層；

第一端，電耦合至異質結半導體器件的第一區域；

第二端，電耦合至異質結半導體器件的第二區域，其中第二端電耦合到半導體鈍化層，從而電荷能夠從半導體鈍化層流入第二端。

2.如權利要求1所述的異質結半導體器件，其特征在于：所述第一半導體是第一III-V族半導體，以及第二半導體是第二III-V族半導體。

3.如權利要求1或2所述的異質結半導體器件，其特征在于：半導體鈍化層包括半絕緣多晶硅。

4.如在先任一項權利要求所述的異質結半導體器件，其特征在于，所述鈍化層進一步包括介電層，所述介電層設置在所述半導體鈍化層和所述第二層之間。

5.如權利要求1至3中任一項所述的異質結半導體器件，其特征在于：所述鈍化層包括與第二層直接接觸的半導體鈍化層。

6.如在先任一項權利要求所述的異質結半導體器件，其特征在于：所述第一層包括氮化鎵。

7.如在先任一項權利要求所述的異質結半導體器件，其特征在于：所述第二層包括氮化鋁鎵。

8.如在先任一項權利要求所述的異質結半導體器件，其特征在于：所述半導體鈍化層具有至少是ρ_{square?lower?limit}的薄層電阻，其中：

ρsquare lower limit>VstressWfingerLdriftIleak;]]>

其中V_stress是施加到第一端的偏置電壓；

W_finger是第一端在第一方向上的寬度；

L_drift是第一端與第二端之間在第二方向上的物理距離；其中第二方向垂直于第一方向；以及

I_leak是第一端與第二端之間在器件中流經除了半導體鈍化層以外的任何電路徑上的電流泄漏。

9.如在先任一項權利要求所述的異質結半導體器件，其特征在于：所述半導體鈍化層具有不大于_{ρsquare?upper?limit}的薄層電阻，其中：

ρsquare upper limit<τVstressqninjLdrift2;]]>

其中τ是從第二層注入到半導體鈍化層的電荷的建立的時間常數；

V_stress是施加到第一端的反向偏置電壓；

q是電子電荷；

n_inj是在二維電子氣中的電子的數量密度；以及

L_drift是第一端與第二端之間的物理距離。