[發明專利]一種時鐘控制方法及裝置

有效

• 申請號: 201510012682.2
• 申請日: 2015-01-09
• 公開（公告）號: CN104932654B
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 劉蕊麗
• 申請（專利權）人: 大唐微電子技術有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F1/04
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 李紅爽,栗若木

技術領域

本發明屬于時鐘控制領域，尤其涉及一種時鐘控制方法及裝置。

背景技術

功耗管理歷來就是芯片開發設計的關鍵，是整個芯片低耗工作的基礎，一個好的功耗管理方法不僅可以提高整個芯片的運行速度而且可以使其低耗運轉，延長待機時間。

傳統的功耗管理方法，主要通過將其構成模塊劃分為多個時鐘區域，然后用DPM技術的嵌入式軟件管理每個時鐘區域的時鐘供給來實現，對于不參與當前工作的模塊完全關閉其時鐘輸入，在需要參與工作時重新打開時鐘供給，

如圖1所示，軟件配置1.1寄存器，然后1.1寄存器與后面的1.2鎖存器Latch、1.3與門共同實現各個模塊的門控時鐘，軟件根據調度需要，打開/關閉相應模塊的時鐘。

如圖2所示，CPU的門控時鐘需要額外的wrapper即Java的包裝類組建，軟件根據運轉情況，配置2.1控制寄存器，然后與后面的2.2AHB(Advanced High Performance Bus；高級高性能總線)總線控制器、2.3有限狀態機、2.4鎖存器Latch、2.5與門共同實現對CPU時鐘的控制(包括：關閉、打開)。

上述方法均需要軟件人員非常清晰操作流程，增加了軟件的復雜性，影響了芯片性能。

發明內容

本發明提供一種時鐘控制方法及裝置，以解決上述問題。

本發明還提供一種時鐘控制方法，包括以下步驟：

根據休眠模式類型，執行對應的休眠策略；其中，所述休眠模式類型包括：淺休眠模式、深休眠模式。

本發明還提供一種時鐘控制裝置，

包括休眠模式管理模塊、休眠策略執行模塊；其中，所述休眠模式管理模塊與所述休眠策略執行模塊相連；

所述休眠模式管理模塊，用于管理淺休眠模式及深休眠模式；

休眠策略執行模塊，用于在淺休眠模式啟動后，業務模塊運行時，時鐘控制設備根據從淺休眠寄存器獲取的時鐘控制策略，關閉淺休眠模式下不工作模擬IP；

業務模塊運行完畢后，時鐘控制設備根據從淺休眠寄存器獲取的時鐘控制策略，打開淺休眠模式下關閉的模擬IP；

休眠策略執行模塊，還用于深休眠模式啟動時，時鐘控制設備自動執行關閉深休眠模式下不工作模擬IP；

休眠策略執行模塊，還用于深休眠模式啟動后，外部中斷到來時，時鐘控制設備自動執行打開深休眠模式下關閉的模擬IP。

相較于先前技術，根據本發明提供的一種時鐘控制方法及裝置，采用硬件系統自動管理門控時鐘，無需軟件過多參與，大大提高處理性能，降低軟件復雜度；此外，在管理門控時鐘的過程中，自動開關存儲器以及安全IP等，實現更深一步的功耗管理；另外，本設計在系統級設計，獨立于CPU，增加了設計的重用性。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1所示為現有技術時鐘管理圖及時鐘管理模塊；

圖2所示為現有技術CPU時鐘管理圖及MCU Wrapper；

圖3所示為本發明的結構原理圖；

圖4所示為本發明實施例4的淺休眠模式下時鐘控制方法處理流程圖；

圖5所示為本發明實施例5的深休眠模式下時鐘控制方法處理流程圖；

圖6所示為本發明實施例4、例5的時鐘控制方法處理流程圖；

圖7所示為本發明的時鐘控制裝置結構圖。

具體實施方式

下文中將參考附圖并結合實施例來詳細說明本發明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

如圖3所示，包括：CPU、淺休眠寄存器、算法運算模塊、EEPROM/flash寫擦操作模塊、DMA(Direct Memory Access，存儲器直接訪問)操作模塊、深休眠模式、模擬IP開關管理、時鐘控制設備。

預先在淺休眠寄存器配置時鐘控制策略；

業務模塊運行時，時鐘控制設備根據從淺休眠寄存器獲取的所述時鐘控制策略，關閉淺休眠模式下不工作模擬IP；

關閉淺休眠模式下不工作模擬IP包括：關閉CPU時鐘，開啟算法運算模塊、EEPROM/flash寫擦操作模塊、存儲器直接訪問操作模塊的時鐘。

業務模塊運行完畢后，時鐘控制設備根據從所述淺休眠寄存器獲取的所述時鐘控制策略，打開淺休眠模式下關閉的模擬IP；