[發(fā)明專利]半導體器件

有效

• 申請?zhí)枺?/td>: 201510010080.3
• 申請日: 2015-01-08
• 公開（公告）號: CN104779290B
• 公開（公告）日: 2020-05-12
• 發(fā)明（設(shè)計）人: 江口聰司;中澤芳人
• 申請（專利權(quán)）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

本發(fā)明涉及半導體器件。提高包括功率半導體元件的半導體器件的可靠性。實施例的基本構(gòu)思在于使單元區(qū)域的帶隙小于外圍區(qū)域的帶隙。具體而言，在單元區(qū)域中形成具有比外延層的帶隙更小的帶隙的低帶隙區(qū)域。此外，在外圍區(qū)域中形成具有比外延層的帶隙更大的帶隙的高帶隙區(qū)域。

相關(guān)申請的交叉引用

這里通過參考并入2014年1月10日提交的日本專利申請No.2014-003504的全部公開內(nèi)容，包括說明書、附圖和摘要。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體器件。其涉及可有效地應(yīng)用于如下半導體器件的技術(shù)，該半導體器件包括例如以MOSFET(金屬氧化物半導體場效應(yīng)晶體管)為代表的功率半導體元件。

背景技術(shù)

在日本未審專利公開No.2001-94098(專利文獻1)中，描述了一種控制用于在使用碳化硅(SiC)作為構(gòu)成材料的MOSFET中引起雪崩擊穿的位置的技術(shù)。具體而言，在專利文獻1中，外延層的表面層部分摻雜有作為不活躍離子種類的碳(C)并且摻雜有作為導電雜質(zhì)的硼(B)，由此以形成高濃度深基底層；因而，在高濃度深基底層處引起雪崩擊穿。

日本未審專利公開No.7-58328(專利文獻2)描述了下列技術(shù)：在元件區(qū)域的內(nèi)部中形成具有寬帶隙的p型SiC層，該元件區(qū)域中形成有用作硅構(gòu)成材料的IGBT。

在非專利文獻1中，引入了給定pn結(jié)的擊穿電壓的近似表達，用于在以MOSFET、IGBT(絕緣柵雙極晶體管)和二極管為代表的器件中使用。

美國專利No.5,441,901(專利文獻3)描述了以下內(nèi)容：通過待摻雜到硅中的碳的濃度，可以將帶隙設(shè)定成小于硅的帶隙或者可以將帶隙設(shè)定成高于硅的帶隙。

專利文獻

[專利文獻1]日本未審專利公開No.2001-94098

[專利文獻2]日本未審專利公開No.7-58328

[專利文獻3]美國專利No.5,441,901

非專利文獻

[非專利文獻1]S.a.G.Gibbons,Avalanche Breakdown voltage of abrupt andlinearly graded p-n junctions in Ge,Si,GaAs,and Gap,1966.

發(fā)明內(nèi)容

使用例如以功率MOSFET或IGBT為代表的功率半導體元件作為用于驅(qū)動負載的切換元件。當負載包括電感時，功率半導體元件的截止由于電感而引起反向電動勢。由反向電動勢引起的電壓施加到功率半導體元件。在這種情況下，功率半導體元件被施加有等于或大于電源電壓的電壓。當電壓超過雪崩擊穿電壓時，雪崩擊穿現(xiàn)象出現(xiàn)在功率半導體元件中，所以雪崩電流從中流過。當雪崩電流超過功率半導體元件的雪崩耐量(可允許電流量)時，功率半導體元件被擊穿。雪崩耐量表示直到通過雪崩擊穿現(xiàn)象引起擊穿為止流過的雪崩電流的可允許電流量。當在功率半導體元件中出現(xiàn)雪崩電流的局部電流集中時，超出雪崩耐量。結(jié)果，功率半導體元件變得更可能被擊穿。

由此，為了提高功率半導體元件的可靠性，期望充分考慮功率半導體元件的器件結(jié)構(gòu)，使得最小化雪崩電流的局部電流集中并防止雪崩電流超出雪崩耐量。

例如，在包括形成在其中的功率半導體元件的半導體芯片中，通常存在其中形成功率半導體元件的單元區(qū)域(cell region)和圍繞單元區(qū)域的外側(cè)的外圍區(qū)域。這里，關(guān)注雪崩擊穿電壓。從防止功率半導體元件的擊穿的角度而言，期望的是，外圍區(qū)域的雪崩擊穿電壓高于單元區(qū)域的雪崩擊穿電壓。這是由于以下造成的：與當在單元區(qū)域中引起雪崩擊穿現(xiàn)象時相比，當在外圍區(qū)域中出現(xiàn)雪崩擊穿現(xiàn)象時雪崩電流更加局部地集中；因此超出雪崩耐量，這使得功率半導體元件更可能被擊穿。