[發明專利]用于在可重構平臺中解碼數據流的方法和設備

有效

• 申請號: 201480054700.7
• 申請日: 2014-10-01
• 公開（公告）號: CN105659274B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: E·克德
• 申請（專利權）人: 艾尼克斯股份有限公司
• 主分類號: G06Q30/02
• 分類號: G06Q30/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;馬云超

本發明的實施方案提供了一種解碼設備(10)，其實施在集成電路上，其用于解碼以給定的數據表示格式所接收的市場數據輸入流。該解碼設備包括建立在有限狀態機(41)周圍的引擎(4)，引擎(4)從至少一個描述文件(5)生成并且被配置為在有限狀態機的當前狀態下執行下列步驟：i)將市場數據輸入流分割為多個令牌并且讀取令牌集，ii)在內部寄存器中累積所讀取的令牌集，iii)跟據涉及在內部寄存器中累積的令牌的條件，從在內部寄存器中累積的令牌生成輸出指令，以及iv)基于觸發條件選擇有限狀態機的下一個狀態。

技術領域

本發明大致上涉及一種用于處理市場數據的數據處理系統，更具體而言，本發明涉及一種用于在可重構平臺中解碼數據流的方法和設備。

背景技術

隨著在金融業中的對于更快地處理大量數據的需求的增長，基于依賴通用CPU的集群的數據處理系統顯示出了很多限制。實際上，即使集群方法涉及廉價的硬件并且提供簡化的研發工具，其也具有很多隨著對于高性能計算的需求增加而更加顯著的限制：高電力消耗、昂貴的維護成本、數據中心所需的大量空間。此外，集群所獲得的整體性能并不隨集群數量成比例地增加。不同于集群方法，使用有限數量的配備有FPGA的機器的、基于FPGA的數據處理系統能夠以大吞吐量來并行執行復雜的任務。因此，該硬件方案對于金融和投資業領域中的應用的研發尤其適用，在這些領域中，快速計算是保持競爭力的關鍵。

FPGA(acronym for Field-programmable gate array，現場可編程門陣列的縮寫)指的是可以在制造之后進行配置的集成電路。該配置一般指定為使用“硬件描述語言”(Hardware description language，HDL)。FPGA包含大量的可編程邏輯部件(“邏輯塊”)，以及使得這些塊能夠“連線在一起”的可重構的互聯的體系。邏輯塊可以被配置為執行復雜組合邏輯，或僅執行簡單的基本邏輯運算(布爾AND、OR、NAND、XOR等)。因為FPGA可以執行并行計算，所以僅僅在幾個時鐘周期內，對于多個獨立的輸入，可以同時執行相同的算法。因此，FPGA尤其適于非常塊地執行復雜計算。

基于這些原因，越來越多的市場數據處理系統使用FPGA來設計。

現有的市場數據處理系統從外部源(例如交易所)接收數據，向其訂閱者(例如，在工作站的交易商)發布感興趣的金融數據，并且將交易數據發送到各個交易所或其他場所。

這些市場數據處理系統一般包括至少一個解碼器，其與用于處理以給定格式(FAST、FIX、二進制)的實時數據流的供給源進行交互，并且對其進行解碼，將數據流從特定源的格式轉換為內部格式(數據標準化過程)。根據每個數據供給中的消息結構，解碼器以特定的操作處理每個域值(field value)，將缺失數據填充以其在緩存中記錄的值和狀態，并且將其映射到系統所使用的格式。

當前，輸入數據流的解碼由軟件或硬件執行，其執行方式是純粹順序的，而不進行任何并行化。現有的以軟件執行解碼的解碼器經常受制于帶寬限制，這是因為解碼器的處理器不能足夠快地解碼數據包。這是由于，軟件解碼器需要解碼每個消息以確定其是否涉及有關應用的證券(instrument)。此外，當以硬件進行剩下的處理時，需要兩種從硬件到軟件以及從軟件到硬件的轉移。相比于典型的處理時間，這些轉移非常耗時，而且增加了大量的延遲。

在最近過去的幾年，市場數據速率大大增長，峰值接近一百萬個消息每秒。隨著市場數據速率持續增長，高速、極低延遲且可靠的市場數據處理系統對于金融機構的成功變得愈發重要。具體而言，當前存在著對于提供下述高性能解碼器的需求：其使用不依賴于所處理的市場的標準化指令，能夠處理上至10Gb/s的供給至訂單管理核心的市場數據，同時仍具有最低的可能延遲。

此外，市場數據格式，尤其是FAST中的市場數據格式，演化得十分頻繁。這對于傳統的軟件解碼器并不產生任何重大的問題，通常可以容易地修改軟件解碼器。對于FAST格式，交易所提供了更新的模板文件，并且軟件動態地加載該文件，或者軟件的代碼(或代碼的一部分)自動地從這些模板再生成。