[發(fā)明專利]利用高密度低能量等離子體進(jìn)行的對(duì)半導(dǎo)體表面的界面處理

有效

• 申請(qǐng)?zhí)枺?/td>: 201480054614.6
• 申請(qǐng)日: 2014-09-04
• 公開(kāi)（公告）號(hào): CN105593972B
• 公開(kāi)（公告）日: 2018-08-07
• 發(fā)明（設(shè)計(jì)）人: A·奈納尼;B·N·佐普;L·多弗;S·勞弗;A·布蘭德;M·亞伯拉罕;S·德稀穆克
• 申請(qǐng)（專利權(quán)）人: 應(yīng)用材料公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/302;H01L21/56
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 黃嵩泉

在對(duì)半導(dǎo)體表面的軟性等離子體表面處理中使用電子束等離子體源，所述半導(dǎo)體表面包含Ge或III?V族化合物半導(dǎo)體材料。

相關(guān)申請(qǐng)的交叉引用

本發(fā)明要求由Aneesh Nainani等人于2013年10月28日提交的、題為“利用高密度低能量等離子體進(jìn)行的對(duì)半導(dǎo)體表面的界面處理(INTERFACE TREATMENT OFSEMICONDUCTOR SURFACES WITH HIGH DENSITY LOW ENERGY PLASMA)”的美國(guó)專利申請(qǐng)第14/064,933號(hào)的優(yōu)先權(quán)，此美國(guó)專利申請(qǐng)要求由Aneesh Nainani等人于2013年10月2日提交的、題為“利用高密度低能量等離子體進(jìn)行的對(duì)半導(dǎo)體表面的界面處理(INTERFACETREATMENT OF SEMICONDUCTOR SURFACES WITH HIGH DENSITY LOW ENERGY PLASMA)”的美國(guó)臨時(shí)申請(qǐng)第61/885,688號(hào)的優(yōu)先權(quán)。

背景

技術(shù)領(lǐng)域

本公開(kāi)涉及從半導(dǎo)體表面鈍化、清潔或還原氧化物的方法。

背景討論

濕法清潔是一種半導(dǎo)體工藝，用于在工藝操作之前清潔或功能化半導(dǎo)體表面，所述工藝操作涉及例如柵極電介質(zhì)沉積或觸點(diǎn)形成。在濕法清潔中，待清潔的晶片被浸沒(méi)清潔劑浴中，所述清潔劑例如，HF水溶液。隨著半導(dǎo)體結(jié)構(gòu)正改變?yōu)榘S(3D)形狀(諸如，具有不斷增加的深寬比的finFET(鰭式FET)器件)，濕法清潔將產(chǎn)生更多的問(wèn)題。術(shù)語(yǔ)“finFET”是指形成在被成形為半導(dǎo)體材料的薄壁(或鰭板)的半導(dǎo)體結(jié)構(gòu)上的場(chǎng)效晶體管(FET)。此鰭板充當(dāng)三維結(jié)構(gòu)，在此三維結(jié)構(gòu)中形成源極區(qū)域、漏極區(qū)域以及源極區(qū)域與漏極區(qū)域之間的溝道，它們?nèi)啃纬蔀轹挵宓南噜彽娜S部分。柵極覆在壁的三個(gè)側(cè)邊上的溝道上方。完整的結(jié)構(gòu)是場(chǎng)效晶體管(FET)，并且被稱為finFET。

與濕法清潔有關(guān)的主要問(wèn)題中的一個(gè)問(wèn)題在于，濕法清潔將導(dǎo)致較高的深寬比器件(例如，鰭板結(jié)構(gòu))在的倒塌。

在對(duì)高深寬比結(jié)構(gòu)(諸如，finFET器件中所涉及的那些結(jié)構(gòu))的清潔中，由表面張力造成的變形以及濕法清潔中涉及的毛細(xì)作用力可能導(dǎo)致器件(例如，鰭板)的倒塌。這些器件的縮放路線圖(scaling roadmap)要求器件寬度L和器件間距離d的進(jìn)一步減小，同時(shí)期望特征高度H增加，這將進(jìn)一步使與圖案倒塌相關(guān)聯(lián)的問(wèn)題加劇。結(jié)構(gòu)變形與d和L³逆相關(guān)，并且與H⁴成正比。理論建模指示，由于濕法清潔而導(dǎo)致的圖案倒塌在10nm節(jié)點(diǎn)器件尺寸所需的深寬比與尺度下開(kāi)始成為顯著的問(wèn)題。

與濕法清潔相關(guān)聯(lián)的另一問(wèn)題是基板(工件)消耗的問(wèn)題，這對(duì)于平面器件不是問(wèn)題。然而，對(duì)于三維器件(諸如，finFET結(jié)構(gòu))，器件(或鰭板)兩側(cè)上的甚至1nm的基板消耗對(duì)于8nm寬的鰭板也可能導(dǎo)致25％的鰭板寬度減小。為了避免這些問(wèn)題，需要濕法清潔的替代方案。

清潔Ge與III-V族化合物半導(dǎo)體表面的另一挑戰(zhàn)是這些材料的高表面反應(yīng)性。如以下表1中所述，Ge-Ge鍵以及III-V族化合物鍵具有相比硅更低的鍵焓(bond enthalpy)。

表1

傳統(tǒng)的等離子體源(例如，感性耦合的源與容性耦合的源)具有高于表1的材料中的許多材料的束縛能的等離子體離子能量范圍，并且已知會(huì)導(dǎo)致表1中列出的一些材料上的顯著的表面損壞，特別是對(duì)于具有低于Si-Si束縛能的束縛能的材料(諸如，III-V族化合物半導(dǎo)體元件中發(fā)現(xiàn)的那些材料。表面上的Ge與III-V族元素懸空鍵是界面狀態(tài)的高密度與費(fèi)米能級(jí)釘札(Fermi level pinning)的根本原因，費(fèi)米能階釘札不利于晶體管性能。

發(fā)明內(nèi)容