[發(fā)明專利]測試裝置和可測試性異步電路

有效

• 申請?zhí)枺?/td>: 201480052643.9
• 申請日: 2014-08-15
• 公開（公告）號: CN105593694B
• 公開（公告）日: 2019-02-12
• 發(fā)明（設(shè)計）人: 許臻;趙育青;劉小成
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京龍雙利達(dá)知識產(chǎn)權(quán)代理有限公司 11329
• 代理人: 毛威;孫濤

一種測試裝置和可測試性異步電路。測試裝置包括：第一輸入端(141)，第二輸入端(142)，第三輸入端(143)，第四輸入端(144)，第五輸入端(145)，第一選擇器(110)，第二選擇器(120)，D觸發(fā)器(130)和第一輸出端(151)；第一選擇器(110)和第二選擇器(120)的第一輸入端與測試裝置的第一輸入端(141)連接；第一選擇器(110)的第二輸入端與測試裝置的第二輸入端(142)連接；第一選擇器(110)的選擇信號端與測試裝置的第四輸入端(144)連接；第一選擇器(110)的輸出端與D觸發(fā)器(130)的D輸入端連接；D觸發(fā)器(130)的Q輸出端與第二選擇器(120)的第二輸入端連接；D觸發(fā)器(130)的時鐘信號輸入端與測試裝置的第三輸入端(143)連接；第二選擇器(120)的選擇信號端與測試裝置的第五輸入端(145)連接；第二選擇器(120)的輸出端與測試裝置的第一輸出端(151)連接。采用以上測試裝置能夠?qū)Ξ惒诫娐愤M行測試。

技術(shù)領(lǐng)域

本發(fā)明涉及電路測試領(lǐng)域，并且更具體地，涉及測試裝置和可測試性異步電路。

背景技術(shù)

超大規(guī)模集成電路(Very Large Scale Integration，VLSI)的制造包括數(shù)百道工藝流程，在制作過程中細(xì)微變化都可能導(dǎo)致芯片出現(xiàn)物理上的缺陷，導(dǎo)致芯片無法正常工作。

為了保證出廠芯片的品質(zhì)，測試是半導(dǎo)體實現(xiàn)過程中一個必不可少的環(huán)節(jié)。測試實際上就是將一定的激勵信號加載到需要檢測的半導(dǎo)體產(chǎn)品的輸入引腳，然后在它的輸出引腳檢測電路的響應(yīng)，并將它與期望的響應(yīng)相比較以判斷電路是否有故障的過程。

可測試性設(shè)計(design for testablility，DFT)成為電路和芯片設(shè)計的重要環(huán)節(jié)，它通過在芯片原始設(shè)計中插入各種用于提高芯片可測試性的硬件邏輯，從而使芯片變的容易測試。基于掃描設(shè)計是可測試性設(shè)計中最常用的一種方法。它是指將電路中普通觸發(fā)器(flip-flops)替換成具有掃描能力的掃描觸發(fā)器，并且連接成掃描鏈。掃描鏈將內(nèi)部的時序電路分割成小的組合電路，利用自動測試向量產(chǎn)生(Automatic Test PatternGeneration，ATPG)工具產(chǎn)生測試向量，通過掃描鏈將測試向量輸入芯片的內(nèi)部，該測試向量輸入后產(chǎn)生的相應(yīng)結(jié)果在芯片特定管腳串行輸出，從而達(dá)到對觸發(fā)器的取值進行控制和觀測的目的。

然而，基于令牌(token)的異步電路中，沒有系統(tǒng)時鐘，所以不能通過掃描方式對電路進行測試。

發(fā)明內(nèi)容

本發(fā)明實施例提供了一種測試裝置和可測試性異步電路，能夠?qū)Ξ惒诫娐愤M行測試。

第一方面，提供了一種測試裝置，包括：

第一輸入端141，第二輸入端142，第三輸入端143，第四輸入端144，第五輸入端145，第一選擇器110，第二選擇器120，D觸發(fā)器130和第一輸出端151；

第一輸入端141用于輸入數(shù)據(jù)信號或?qū)η耙粋€被測電路進行測試后的測試結(jié)果；第二輸入端142用于輸入測試激勵信號或前一測試裝置輸出的測試結(jié)果；第三輸入端143用于輸入時鐘信號；第四輸入端144用于輸入選擇信號；第五輸入端145用于輸入選擇信號；

第一選擇器110的第一輸入端以及第二選擇器120的第一輸入端與測試裝置的第一輸入端141連接；

第一選擇器110的第二輸入端與測試裝置的第二輸入端142連接；

第一選擇器110的選擇信號端與測試裝置的第四輸入端144連接；

第一選擇器110的輸出端與D觸發(fā)器130的D輸入端連接；

D觸發(fā)器130的Q輸出端與第二選擇器120的第二輸入端連接；

D觸發(fā)器130的時鐘信號輸入端與測試裝置的第三輸入端143連接；