[發明專利]實現監視對地址的寫入的指令的可擴展機制

有效

• 申請號: 201480047555.X
• 申請日: 2014-10-03
• 公開（公告）號: CN105683922B
• 公開（公告）日: 2018-12-11
• 發明（設計）人: Y-C.劉;B.法希姆;E.G.霍爾諾爾;J.D.張伯倫;S.R.范多倫;A.胡安
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F12/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 楊美靈;付曼

處理器包括對應于分布式高速緩存的第一高速緩存部分的高速緩存側地址監視單元，高速緩存側地址監視單元具有總數少于處理器的邏輯處理器的總數的高速緩存側地址監視存儲位置。每個高速緩存側地址監視存儲位置將存儲要監視的地址。核側地址監視單元對應于第一核，并且具有與第一核的邏輯處理器的數量相同數量的核側地址監視存儲位置。每個核側地址監視存儲位置將存儲一個地址和用于第一核的不同對應邏輯處理器的監視狀態。高速緩存側地址監視存儲溢出單元對應于第一高速緩存部分，并且在無未使用的高速緩存側地址監視存儲位置可用于存儲要監視的額外地址時，強制實行地址監視存儲溢出策略。

技術領域

本文中所述實施例涉及處理器。具體而言，本文中所述實施例一般涉及可操作用于執行監視對地址的寫入的指令的處理器。

背景技術

半導體加工和邏輯設計的發展允許增加可在處理器和其它集成電路裝置中包括的邏輯量。因此，許多處理器現有具有在單個集成電路或晶片上單一集成的多個核。多個核通常有助于允許同時執行多個軟件線程或其它工作量，這通常有助于增大執行吞吐量。

此類多核處理器中的一個難題是經常對用于緩存來自存儲器的數據和/或指令的高速緩存提出更大的需求。一方面，存在的趨勢是對更高互連帶寬以訪問此類高速緩存中數據的需求在不斷增加。幫助增大到高速緩存的互連帶寬的一個技術涉及使用分布式高速緩存。分布式高速緩存可包括多個物理上單獨或分布式的高速緩存切片或其它高速緩存部分。此類分布式高速緩存可允許通過共享互連對高速緩存的不同分布式部分的平行接入。

此類多核處理器中的另一難題是相對于共享存儲器提供線程同步的能力。操作系統共同實現閑置環路以相對于共享存儲器處理線程同步。例如，可存在使用存儲器位置集的幾個忙環路。第一線程可在環路中等待，并且輪詢對應存儲器位置。例如，存儲器位置可表示第一線程的工作隊列，并且第一線程可輪詢工作隊列以確定是否有工作可供執行。在共享存儲器配置中，經常由于與存儲器位置相關聯的狀態更改而發生從忙環路退出。這些狀態更改通常由另一組件（例如，另一線程或核）寫入存儲器位置觸發。例如，另一線程或核可寫入在存儲器位置的工作隊列以提供要由第一線程執行的工作。

某些處理器（例如，加利福尼亞州圣克拉拉的Intel Corporation提供的那些處理器）能夠使用MONITOR和MWAIT指令實現相對于共享存儲器的線程同步。硬件線程或其它邏輯處理器可使用MONITOR指令設置要由監視單元監視的線性地址范圍，并且防護(arm)或激活監視單元。地址可通過通用寄存器提供。地址范圍一般屬于回寫緩存類型。監視單元將監視和檢測將觸發監視單元的對地址范圍內地址的存儲/定入。

MWAIT指令可在程序順序中跟在MONITOR指令后，并且可充當允許硬件線程或其它邏輯處理器停止指令執行，并且進入實現相關狀態的提示。例如，邏輯處理器可進入降低功耗狀態。邏輯處理器可保留在該狀態，直于檢測到與MONITOR指令相關聯的限定事件(qualifying event)集的一個事件。對由前面的MONITOR指令防護的地址范圍中地址的寫入/存儲是一個此類限定事件。在此類情況下，邏輯處理器可退出狀態，并且通過在程序順序中在MWAIT指令后的指令，恢復執行。

附圖說明

通過參照下面的描述和用于示出實施例的附圖，可最好地理解本發明。在圖中：

圖1是處理器的一實施例的框圖。

圖2是高速緩存代理的一實施例的框圖。

圖3是示出監視有限狀態機的一實施例的狀態的圖形。

圖4是可操作用于在監視請求指示相同地址時為多個硬件線程和/或核再使用單個高速緩存側地址監視存儲位置的溢出避免邏輯的一實施例的框圖。

圖5是通過檢查過時/過期高速緩存側地址監視存儲位置，可選地嘗試避免溢出模式，并且在未找到此類過時/過期存儲位置時進入溢出模式的方法的一實施例的流程框圖。